EDA实验指导书-dc逻辑综合 DC第一节 DC 工具的基础知识Design Compiler 是 Synopsys 逻辑综合工具，让 RTL 设计者可以在最短的时间内得到性 能最高的电路。 DC 得到全球 60 多个半导体厂商、380 多个工艺库的支持。DFT Compiler 提供独创的“一遍测试综合”技术和解决方案，它和 Design Compiler、Physical Compiler 系列 产品集成在一起的， 包含功能强大的扫描式可测性设计分析、 综合和验证技术。 DFT Compiler 可以使设计者在设计流程的前期，很快而且方便的实现高质量的测试分析，确保时序要求和 测试覆盖率要求同时得到满足。DFT Compiler 同时支持 RTL 级、门级的扫描测试设计规则 的检查，以及给予约束的扫描链插入和优化，同时进行失效覆盖的分析。DC 工具还提供简 便的功耗优化能力，能够自动将设计的功耗最小化，提供综合前的功耗预估能力，让设计者 可以更好的规划功耗分布，在短时间内完成低功耗设计。一.1.综合(Synthesis)的概念和设计流程综合(Synthesis)综合就是把思想转换为实现功能的可制造的设计。综合是约束驱动和基于路径的设计。在这里，逻辑综合也就是把行为级或 RTL 级的 HDL 描述转换为门级电路的过程，用公式表 示就是： 综合 = 翻译 + 优化 + 映射 (Synthesis = Translation + Optimization + Mapping) 逻辑综合的图形表示就是：图 4-1 逻辑综合示意图2.设计编译器(Design Compiler，简称DC)DC 是 Synopsys 综合工具的核心。在对一个设计进行综合时，可以选用两种界面： A. Design Vision(简称 DV)―图形窗口界面； B. dc_shell―命……