采用CASE语句设计3-8译码器的示例程序-FPGA/CPLD相关资料下载-EEWORLD下载中心

采用CASE语句设计3-8译码器的示例程序rar

1星发布者: lamas

2014-03-05 | 1积分 | 631B | 0 次下载

下载收藏评论

文档简介

标签：采用CASE语句设计38译码器的示例程序

采用CASE语句设计3-8译码器的示例程序

加载更多

推荐下载

                        【很不错的验证资料】--基于 SystemVerilog 语言的验证方法学【中文】

                        《Synplify guide for Modelsim》

                        An efficient and reconfigurable VLSI architecture

                        微波电路及其PCB设计

                        超高速数据采集系统设计与实现

                        8051vhdl源代码下载

                        Xilinx公司Virtex-5 FPGA HDL编码技巧

                        基于NiosⅡ系统的数字相敏检波系统设计

                        一个PIC16C5XFPGAIP核设计与实现

                        16B20B编码转换

                        DDR标准原厂OK内存条原理圖_8bit

                        另一套LC3 CPU VHDL源码及设计文档

                        ALARM=1时蜂鸣器叫。--第50秒时开始叫

                        xilinx公司FPGA使用教程

                        线阵CCD信号采集与处理系统研究

                        一种混沌伪随机序列发生器的FPGA实现

                        利用Virtex-4FPGA所实现的高性能DSP

                        Quartus_12.1_x64破解器

                        FPGA自主运动实验平台的研制

                        基于EDA技术的HDB3编码器的设计与实现

                        实现低通采样功能的vhdl代码

                        eda 16位数字相关器   太短了长不了

                        verilog 硬件平方根算法 采用与笔算平方根一样的算法

                        基于FPGA的视频传输流发送系统设计

                        基于ARM与FPGA图像采集存储系统设计

                        8位优先编码器

                        基于VHDL的正弦波发生器设计

                        QuartusII7.1中第三方软件的使用

                        Verilog HDL硬件描述语言

                        基于FPGA的CMOS图像感器IA_G3驱动电路的研究

精选文集