文档简介
标签：
JSSC
Design Techniques for a 60-Gbs 288-mW NRZ Transceiver With Adaptive Equalization and Baud-Rate Clock and Data Recovery in 65-nm CMOS Technology
评论
加载更多
推荐下载
查看更多
精选文集
相关视频
-
Soc Design Lab - NYCU 2023
-
嵌入式开发入门模电（模拟电路）基础
-
电赛特训营（硬币检测装置）
-
微波收发机系统ADS仿真与设计实践
-
数模混合信号电路设计（鲁汶大学）
-
进阶混讯实体晶片布局设计
推荐帖子
精选电路图
-
家用电源无载自动断电装置的设计与制作
-
PIC单片机控制的遥控防盗报警器电路
-
短波AM发射器电路设计图
-
开关电源的基本组成及工作原理
-
用NE555制作定时器
-
基于TDA2003的简单低功耗汽车立体声放大器电路
