文档简介
标签：
路由器高效并行存储访问机制
访存速率远滞后于传输速率的发展，成为影响路由器性能的最大瓶颈。该文提出一种高效并行存储设计方案，通过简洁的软硬件协同技术实现，硬件实现2 个同样大小的输出端缓冲区，消除由于单个存储接口可能引起的系统瓶颈，软件设计为成对存储信元的结构。试验结果表明，该机制有效提高了存储访问速度和路由器的吞吐率。关键词：存储带宽；并行存储机制；路由器
评论
加载更多
推荐下载
查看更多
精选文集
相关视频
-
RISC-V嵌入式系统开发
-
SOC系统级芯片设计实验
-
云龙51单片机实训视频教程（王云，字幕版）
-
2022 Digi-Key KOL 系列: 你见过1GHz主频的单片机吗？Teensy 4.1开发板介绍
-
TI 新一代 C2000™ 微控制器：全方位助力伺服及马达驱动应用
-
MSP430电容触摸技术 - 防水Demo演示
推荐帖子
精选电路图
-
PIC单片机控制的遥控防盗报警器电路
-
使用ESP8266从NTP服务器获取时间并在OLED显示器上显示
-
带有短路保护系统的5V直流稳压电源电路图
-
如何构建一个触摸传感器电路
-
如何调制IC555振荡器
-
基于ICL296的大电流开关稳压器电源电路
