UART实验Verilog HDL代码-FPGA/CPLD相关资料下载-EEWORLD下载中心

UART实验Verilog HDL代码rar

1星发布者: mamselc

2014-03-05 | 1积分 | 2.75KB | 0 次下载

下载收藏评论

文档简介

标签： UART实验Verilog HDL代码

UART实验Verilog HDL代码，用于FPGA

加载更多

推荐下载

                        ModelSim建库完全篇

                        状态机的性能考察.rar状态机的性能考察.rar

                        对视频编解码芯片ADV7181进行合理的配置

                        AlteraFPGA/CPLD封装

                        Verilog HDL代码描述对状态机综合的研究

                        Lesson19：BJ-EPM240学习板实验12——MAX.II的UFM模块使用实例

                        Lattice isp MACH4000设计指南及常见问题解答

                        [springer2011 ebook]CMOS High Efficiency On-chip Power Management

                        基于FPGA的图像采集与远程传输

                        EDA工具综述

                        新型CPLD在井下超声石油流量计中的应用

                        DE2开发版的默认程序

                        PDF实用工具集

                        实现软件定义无线电和认知无线电的自适应特性

                        Altera FPGA最小系统板设计

                        基于Verilog HDL的数字电路设计

                        YUV－RGB转换带颜色显示

                        verilog设计范例

                        vhdl 与数字电路设计

                        CCD输出信号处理

                        全新xilinx-virtex620层开发板PCB设计版图

                        这是一个数字时钟的Verilog程序 仿真通过 能实现秒 分 时 计时

                        VHDL实作贪食蛇

                        基于VHDL与ECS的CA-D6驱动时序设计

                        六层的电梯控制系统用VHDL描述同时还附有系统仿真图形

                        Xilinx clock module design

                        二维dct参考设计

                        ARM9教程DSP教程FPGA教程CPLD教程18A1软硬件设计0229.pdf

                        2011电子设计竞赛培训-ISE设计数模混合系统

                        《精通VerilogHDL：IC设计核心技术实例详解》的书后习题以及答案

精选文集