基于FPGA的SDX总线与Wishbone总线接口设计-FPGA/CPLD相关资料下载-EEWORLD下载中心

文档简介

介绍了基于硬件描述语言Verilog HDL设计的SDX总线与Wishbone总线接口转化的设计与实现,并通过Modelsim进行功能仿真,在QuartusⅡ软件平台上综合,最终在Altera公司的CycloneⅢ系列FPGA上调试。实验证明了设计的可行性。

加载更多

推荐下载

                        Altera系列FPGA芯片IP核详解

                        Altera-jtag0

                        Altera系列cyclone/II系列PCB封装库（protrl99se格式）

                        01.Quartus下LED流水灯实验

                        Cyclone V 官方手册1

                        ALTERA--DE1-SOC培训电子档

                        altera 系列 第十三篇 时序仿真

                        Altera FPGA/CPLD设计(高级篇)

                        I2C串行EEPROM应用系统的健壮性设计

                        altera 系列 第四篇 新建工程

                        CPLD电压表

                        AD7705配置代码

                        FPGA实现UART

                        14.录音与播放例程

                        dxp altera cyclone v 集成器件库（原理图和PCB）

                        4541 CMOS 可编程振荡器-计时器.pdf

                        fpga ram核调用实验

                        altera quartus13的 注册码 之--DDR2_三速以太网IP核

                        32_32高速乘法器的设计与实现

                        AX101原理图

                        10.I2C接口EEPROM实验

                        Embedded Peripherals IP User Guide

                        18.OV5640摄像头显示例程

                        08.spi_flash实验

                        JPEG2000算术编码的研究与FPGA实现

                        Altera公司 Stratix V GX FPGA开发板电路图

                        IC设计基础_任艳颖 西安电子科技大

                        DE2_115使用手册

                        EPCS4中文资料(Altera)中文数据手册

                        altera 系列 第六篇 打开工程

精选文集