Verilog HDL的PLI子程序接口-FPGA/CPLD相关资料下载-EEWORLD下载中心

Verilog HDL的PLI子程序接口rar

1星发布者: nishisb

2014-03-05 | 1积分 | 766B | 1 次下载

下载收藏评论

文档简介

标签： Verilog HDL的PLI子程序接口

Verilog HDL的PLI子程序接口，用于与用户C程序在2个方向上传输数据，可用xilinx ISE，quartusii或modelsim仿真，

加载更多

推荐下载

                        verilog的视频采集程序

                        实现一个简单的电子钟

                        基于FPGA 的TDI－CCD 时序电路的设计

                        一种基于FPGA的数字IC设计

                        基于FPGA的便携式振动频谱分析仪的设计.pdf

                        基于FPGA的低成本AES IP核的设计与实现

                        一款脉冲频率调制电路（L6598D)芯片的解剖分析图

                        Verilog的135个经典设计实例

                        这是在FPGA上实现的数字钟功能

                        Cyclone1C20的Nios开发板原版原理图OProtel格式

                        基于SOPC的温湿度自动控制系统

                        基于CPLD的面阵CCD驱动时序发生器设计.pdf

                        一个有符号的16位乘法器的verilog代码

                        基于NiosⅡ的倒车雷达系统的实验设计

                        基于Actel FPGA的TFT控制器解决方案

                        ISE_IP核创建教程及DDR3_ip核使用注意事项

                        基于FPGA的160路数据采集系统设计

                        FPGA逻辑设计教学实验平台实验指导书

                        NIOS实验实验报告

                        CadencePCB仿真步骤

                        基于VHDL的任意进制计数器设计

                        M-精英进化算法及其在V-BLAST系统中的应用

                        用quartusII编写的

                        在EDA平台上用单片CPLD器件构成该数字系统的设计思想和实现过程。

                        基于CPLD的全数字脉宽调制器的研究

                        基于MAX＋PLUSⅡ的十进制计数器的设计

                        Verilog HDL及Modelsim仿真 范益波

                        COM集成电路设计（西安交通大学出版社+2000）

                        Vertex器件结构

                        XAPP424 - 嵌入式JTAG ACE播放器

精选文集