Working RS232 controller running at 9600 Hz.Consist of Transmitter and Receiver Module. Tested i-FPGA/CPLD相关资料下载-EEWORLD下载中心

Working RS232 controller running at 9600 Hz.Consist of Transmitter and Receiver Module. Tested irar

1星发布者: nkyqsl

2014-03-05 | 1积分 | 4.84KB | 0 次下载

文档简介

标签： working rs232 controller running 9600

Working RS232 controller running at 9600 Hz.Consist of Transmitter and Receiver Module. Tested in FPGA Spartan 3 Included files for testing at FPGA- Scan4digit .vhd - to display at 7 sgement display- D4to7 .vhd - Convert HEX decimal to ASCII code.

加载更多

推荐下载

                        8*8乘法器设计

                        协作多点传输中板间串行高速通信的FPGA设计

                        基于NIOSⅡ的便携式远程医疗监护器硬件平台的设计

                        基于FPGA的动态可重配置的IP报文过滤系统

                        基于FPGA的8位CISC指令集单累加器微程序控制CPU

                        FPGA和VHDL的全过程和源码

                        Xilinx 2007年培训教程

                        用VHDL语言设计四位全加器

                        基于NiosⅡ的非制冷红外图像处理系统研究

                        复杂数字逻辑的VerilogHDL设计方法.

                        一种基于FPGA的计算机层析重建的方法

                        一种基于FPGA多首乐曲演奏电路系统的分析设计

                        进阶Verilog数字系统设计教程(第2版

                        bluetooth_latest.tar.gz源代码

                        利用NIOSⅡ处理器构建节省成本的嵌入式系统

                        quartus 中

                        正确存放和移动QFP和BGA封装的Altera器件

                        最新通用NAND FLASH标准

                        基于NiosⅡ的IPCamera传输系统实现

                        基于FPGA的OPB_AHB总线桥接器的设计

                        Synopsys 与 Xilinx出的新书：FPMM

                        fft_32K

                        一种基于CPLD的高精度测时方法

                        这是一个Modelsim的教程

                        用verilog HDL实现I2C Master Controller 的设计

                        FIR filter basic verilog  code for implementation

                        基于遗传算法的组合逻辑电路设计的FPGA实现

                        密码故事。（英）辛格

                        基于VHDL的浮点算法研究

                        t80 vhdl source code

精选文集