Manchester編碼器的FPGA設計與實現-FPGA/CPLD相关资料下载-EEWORLD下载中心

文档简介

标签： Manchester 編碼器

Manchester編碼器的FPGA設計與實現

文档内容节选

第 32 卷第 3 期电子科技大学学报 Vol32 No3 2003 年 6 月 Journal of UEST of China Jun 2003 Manchester编码器的FPGA设计与实现陈新坤周东余敬东电子科技大学宽带光纤传输与通信系统技术国家重点实验室成都 610054 摘要介绍一种用现场可编程门阵列FPGA实现Manchester编码器的VHDL设计方案，给出了一些重要模块的VHDL源代码该设计方案已经用QuartusII综合通过，并适配到具体的FPGA器件APEX20KE系列，时序仿真结果与理论相吻合，时序分析表明数据传输率可达225 Mbs 关键词曼彻斯特编码器硬件描述语言现场可编程门阵列综合仿真中图分类号 T......

加载更多

推荐下载

                        idea加密算法的fpga实现

                        EP72 7312 嵌入式系统中SoftModem 的实现

                        FPGA设计中状态机安全性研究

                        32_32高速乘法器的设计与实现

                        altera 系列 第十三篇 时序仿真

                        14.录音与播放例程

                        DE2_115使用手册

                        IC设计基础_任艳颖 西安电子科技大

                        EP3C25Q240C8开发板原理图和PCB下载

                        10.I2C接口EEPROM实验

                        altera quartus13的 注册码 之--DDR2_三速以太网IP核

                        altera 系列 第六篇 打开工程

                        altera fpga/cpld设计

                        Cyclone V 官方手册1

                        altera 系列 第四篇 新建工程

                        18.OV5640摄像头显示例程

                        4541 CMOS 可编程振荡器-计时器.pdf

                        EPCS4中文资料(Altera)中文数据手册

                        fpga ram核调用实验

                        Altera系列FPGA芯片IP核详解

                        dxp altera cyclone v 集成器件库（原理图和PCB）

                        08.spi_flash实验

                        CPLD电压表

                        Cyclone V系列中文数据手册

                        Embedded Peripherals IP User Guide

                        FPGA Verilog开发实战指南——基于Altera EP4CE10

                        FPGA实现UART

                        24小时制数字时钟设计

                        AX101原理图

                        Altera FPGA开发软件安装指南

精选文集