可重配置PLL使用手册-FPGA/CPLD相关资料下载-EEWORLD下载中心

可重配置PLL使用手册rar

1星发布者: nonogugu66

2013-09-22 | 1积分 | 424.58KB | 0 次下载

文档简介

标签：可重配置 PLL

本文档主要是以Altera公司的Stratix II系列的FPGA器件为例，介绍了其内嵌的增强型可重配置PLL在不同的输入时钟频率之间的动态适应，其目的是通过提供PLL的重配置功能，使得不需要对FPGA进行重新编程就可以通过软件手段完成PLL的重新配置，以重新锁定和正常工作。

加载更多

推荐下载

                        最大公约数的计算,各个源描述的编译顺序:gcd.vhd,gcd_stim.vhd

                        VHDL数字控制系统设计范例

                        基于CPLD的高精度双积分式A／D转换器设计

                        FPGA芯片的配置与下载

                        基于NIOSIII的SOPC中存储器型外设接口的设计

                        基于VHDL的双校验位8B10B编解码系统设计

                        verilog教程

                        基于FPGA的SOPC软硬件协同设计

                        quartusii使用教程 quartusii使用教程

                        基于EDA的数控分频器的设计

                        我们老师给我们的介绍VHDL的课件

                        课件北京大学verilogHDL PPT课件

                        done pwm control using vhdl ,you can look at it.

                        设计与验证：Verilog HDL

                        c++编写的32位存储器读写程序,完成向6116填入数据并显示的功能

                        无线模块PTR6100的verilog数据接收控制代码

                        基于物理综合的后端设计流程

                        基于NiosII软核的遥感图像实时压缩系统

                        基于FPGA的点阵式液晶显示控制模块的设计_(自动保存的)

                        SCI接口电路的VHDL设计与实现

                        Leon2CPUVHDLSourceCode欧洲航天局资助开发的LEONCPU(源码遵循GPL)

                        cy68013与FPGA以及SDRAM的原理图

                        逻辑分析仪的试验研究

                        JTAG经典资料

                        XAPP483 - 利用 Platform Flash PROM 实现多重启动功能

                        XAPP806 -决定DDR反馈时钟的最佳DCM相移

                        课程设计-数字频率计能够很好实现频率计功能

                        《Verilog HDL 程序设计教程》7

                        基于PCI接口和CPLD技术的数据采集卡的设计.pdf

                        用Quartus2开发的流水线指令集计算机系统模型，具体指令功能见包内说明

精选文集