基于CPLD的高速可程控数字延迟线系统的设计与实现-FPGA/CPLD相关资料下载-EEWORLD下载中心

文档简介

标签：高速程控数字数字延迟延迟

针对兰州重离子加速器冷却储存环（HIRFL-CSR）踢轨磁铁（Kicker）电源的需要，设计了一种基于可编程逻辑器件（CPLD）的高速可程控数字延迟线系统。文中分析介绍了数字延迟线系统结构、工作原理及CPLD 芯片的设计并给出了仿真波形。该方案满足了Kicker 电源对脉冲进行适当延迟的要求，解决了Kicker 电源系统脉冲同步的问题。

加载更多

推荐下载

                        FPGA宝贵实战经验及Verilog编程规范

                        通过EMIF连接fpga与dsp的代码

                        可编程逻辑器件－－PLD Lesson 1

                        Seetharaman德兰数字集成电路系统设计

                        1553B总线接口技术研究及FPGA实现

                        Verilog 硬件语义.pdf

                        dma仿真代码，

                        经典FPGA算法教材

                        DVBSS2调制器的设计及其FPGA实现.rar

                        基于ARM与CPLD的大圆机控制系统的设计

                        DVB-DSNG系统中P-TCM解码器的设计

                        GBT 28172-2011 嵌入式软件质量保证要求

                        FPGA实战训练精粹 (张晋荣, 章振栋, 刘荣福)

                        基于FPGA的扩频通信芯片设计及应用

                        推荐nLint教程

                        verilog 夏宇闻第二版答案

                        利用基于可扩展计算的FPGA突破AI边界

                        DDS_FPGA_OK.rar

                        DE2-115实战宝典范例代码(国内唯一提供)

                        最全FPGA开发板原理图

                        基于FPGA的矩阵运算实现

                        lab33-CAP-APWM源代码

                        基于FPGA的数字中频收发信机的设计与实现.rar

                        电子元件封装代号尺寸

                        椭圆曲线密码体制的数字签名算法

                        USB1.1的对SD卡的读写的Verilog代码

                        Verilog HDL Synthesis A Practical Primer.pdf

                        基于FPGA的高速数据采集存储系统设计.rar

                        双运算核提升小波变换的FPGA硬件实现

                        计算机组成原理在线实验教程--FPGA远程实验平台教学与实践

精选文集