文档简介
设计了用于高速高分辨率ADC 的CMOS 全差分运算放大器，采用套筒式级联增益自举电路，达到高增益带宽且低功耗。在3.3V 电源电压下，用TSMC 0.35μmCMOS 工艺模型，通过Cadence 软件Spectre 仿真平台，驱动1PF 负载时，相位裕度为65 度，单位增益带宽为316MHz，功耗5.7 mW, 压摆率200V/μs。关键词：CMOS 套筒式共源共栅运算放大器；增益提升；共模反馈；模型参数提取
评论
加载更多
推荐下载
查看更多
精选文集
相关视频
-
Soc Design Lab - NYCU 2023
-
嵌入式开发入门模电（模拟电路）基础
-
电赛特训营（硬币检测装置）
-
微波收发机系统ADS仿真与设计实践
-
数模混合信号电路设计（鲁汶大学）
-
进阶混讯实体晶片布局设计
推荐帖子
精选电路图
-
PIC单片机控制的遥控防盗报警器电路
-
使用ESP8266从NTP服务器获取时间并在OLED显示器上显示
-
带有短路保护系统的5V直流稳压电源电路图
-
如何构建一个触摸传感器电路
-
如何调制IC555振荡器
-
基于ICL296的大电流开关稳压器电源电路
