VHDL语言描述数字系统:本章介绍用 VHDL 描述硬件电路的一些基本手段和基本方法。 VHDL 语言是美国国防部在 20 世纪 80 年代初为实现其高速集成电路计划（VHSIC）而提出的一种 HDL，其含义为超高速集成电路硬件描述语言。 VHDL 语言的基本结构是对任何电路在用 VHDL语言描述时，都应有两部分组成：实体和结构体。实体描述电路的输入、输出关系；结构体描述电路的功能。VHDL 语言描述与逻辑电路图的对应关系实体描述:实体在电路中主要是说明该电路的输入、输出关系，更具体地说就是用来定义实体与外部的连接关系以及需传送给实体的参数。实体描述的一般格式为ENTITY 实体名 IS [ GENERIC （类属表说明）；] [ PORT （端口表说明）；]END [ENTITY][实体名]注意：[ ] 中的部分为可缺省内容（1）类属表说明用以将信息参数传递到实体。最常用的信息是器件的上升沿到下降沿的延迟时间、负载电容和电阻、驱动能力以及功耗等。（2）端口表指明实体的输入、输出信号及其模式。端口模式共有五种，如下所示。