8對3編碼器解多工器用於整合可輕易改成16對4-FPGA/CPLD相关资料下载-EEWORLD下载中心

8對3編碼器解多工器用於整合可輕易改成16對4rar

1星发布者: solarelec

2014-03-05 | 1积分 | 1.77KB | 0 次下载

下载收藏评论

文档简介

标签： 8對3編碼器解多工器用於整合可輕易改成16對4

8對3編碼器解多工器用於整合可輕易改成16對4

加载更多

推荐下载

                        基于令牌总线和工业以太网的控制系统

                        Altera_FPGA的资源优化

                        学习Xilinx公司开发软件ISE的基础资料

                        SOPC软件编程基础

                        09年新书 Hardware.Dependent.Software.Principles.And.Practice

                        这个是用VHDL实现的正负脉宽调制器

                        CPLD数码管测试程序

                        基于VHDL的数字电路课程改革研究

                        fsm设计好文章（cummings）

                        这个是16层的电梯控制系统。现在给大家共享下

                        空间太阳望远镜FPGA星载图像压缩模块的设计与实现

                        电子钏的硬件描述语言设计

                        ULTRACTR的源码

                        FPGA设计思想与技巧

                        基于CPLD的自适应频率捷变实现

                        基于VHDL的有限状态机设计方法与实现

                        深入理解阻塞和非阻塞赋值

                        基于VHDL的16路可调速彩灯控制器设计

                        基于CPLD的KG2007三组合仪.pdf

                        上海交通大学电子信息与电气工程学院VHDL经典教程

                        Pure hardware JPEG Encoder design. Package includes vhdl source code, test bench, detail design docu

                        MAX V CPLD开发套件应用全攻略

                        PCI总线仲裁参考设计Verilog代码

                        基于NiosⅡ软核的高速数据采集系统

                        Implementation of SD Card Music Player Using Altera DE2-70

                        一种基于FPGA的线阵CCD驱动器的设计

                        uart_verilog的程序

                        一种新的基于FPGA实现的判决反馈均衡器结构

                        用verilog设计一个简单的cpu系统

                        内附多路选择器

精选文集