两个按键控制校时的VHDL时钟源码-FPGA/CPLD相关资料下载-EEWORLD下载中心

两个按键控制校时的VHDL时钟源码rar

1星发布者: solarelec

2014-03-05 | 1积分 | 1.82KB | 0 次下载

下载收藏评论

文档简介

标签：两个按键控制校时的VHDL时钟源码

两个按键控制校时的VHDL时钟源码，带定时闹钟和日历功能

加载更多

推荐下载

                        QuartusII12.0安装与使用指南

                        CPLD和MSP430单片机在导波雷达物位计中的应用.pdf

                        vga显示代码,里面有ise工程文件,是直接调过去的,大家下载下来吧

                        基于FPGA的嵌入式图像监控系统设计

                        ncVerilog 脚本 pl语言

                        基于FPGA IP核的双通道ASI发送系统的设计

                        Verilog and SystemVerilog Gotchas

                        这是一个8分频的VHDL语言设计程序

                        基于CPLD的线阵CCD光积分时间的自适应调节

                        安富利开发板例子（内部资料）

                        基于FPGA的模拟调制器实现

                        第9章 设计实现和时序仿真

                        ahb总线sdram控制器设计verilog源码及文档

                        VHDL实现的电子钟的基本功能

                        硕士毕业论文-基于FPGA的FIR滤波器的设计

                        VerilogHDL扫盲文

                        基于NiosII的自动指纹识别系统设计

                        一篇深入浅出的介绍FPGA和ASIC（前端）设计文章

                        DDS信号源在CO激光气体检测系统中的应用

                        System Verilog验证方法学

                        Xilinx Virtex-6的参考文档：Virtex-6的使用手册

                        10G以太网光接口及其实现

                        利用De0_nano建立的SOPC系统

                        一种快速位同步的VHDL实现

                        基于ISE的仿真

                        使用verilog

                        键盘输入串口输出显示字符,通过串口显示键盘输入的字符

                        基于μLC／OS—Ⅱ的SOPC系统平台下的网络通信

                        FPGA实验素材，高手进阶

                        经典FPGA算法教材(五)

精选文集