本指导书由东南大学电子科学与工程学院编著。 一、 实验目的 1． 熟悉 Vivado 2014.2 的编译环境； 2． 了解在 Vivado 2014.2 环境下运用 Verilog HDL 语言的编程开发流程，包括源程序的输入、编译、模拟仿真及程序下载。 二、 实验内容 1. 简单门电路的实现； 2. 三态门电路。 三、 实验要求 1. 在 Vivado 2014.2 环境下完成对电路工作。

文档内容节选

电子系统设计 实验指导书FPGA 基础篇 Vivado 版 东南大学 电子科学与工程学院 东南大学 电子科学与工程学院 目 录 安全使用规范 1 实验一：组合逻辑电路设计一 2 一 实验目的 2 二 实验内容 2 三 实验要求 2 四 实验步骤 2 五 实验结果 5 实验二：组合逻辑电路设计二 7 一 实验目的 7 二 实验内容 7 三 实验要求 7 四 实验步骤 7 五 实验结果 14 实验三：时序逻辑电路设计一 17 一 实验目的 17 二 实验内容 17 三 实验要求 17 四 实验步骤 17 五 实验结果 22 实验四：状态机 17 一 实验目的 24 二 实验内容 24 三 实验要求 24 四 实验步骤 24 东南大学 电子科学与工程学院 安全使用规范 无论何时，外部电源供电与 USB 两种供电方式只能用其中一种，避免因为电压有所差别而烧坏电路板 采用电压高于55V的任何电源连接器......