内核片上存储器L1的5个特点：

–改进的哈佛体系结构

•每时钟周期多达4个内核存储器访问

–一个64-bit指令取指，两个32-bit数据加载，一个流水线的32-bit数据存储

–同时进行系统DMA、Cache维持和内核访问

–具有高带宽、低延迟性能，能提供确定性访问时间和非常高的吞吐量

•用于要求直接控制访问时间的应用

•用于关键DSP算法和快速文本切换（CCLK速度）

–指令和数据Cache（带Cache控制硬件的SRAM）

•高性能、简单编程模型，消除了数据移入/出L1存储器的显性操作

•快速移植、开发，无需为存储器组织进行性能优化

•指令和数据cahe选项用于微控制器代码

–提供了操作方便的Cache控制程序设计指令，如PREFETCH和FLUSH