文档简介
标签：
FPGA学习资料
硬件描述语言(HDL)是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言。它可以使数字逻辑电路设计者利用这种语言来描述自己的设计思想，然后利用电子设计自动化(在下面简称为EDA)工具进行仿真，再自动综合到门级电路，再用ASIC或FPGA实现其功能。目前，这种称之为高层次设计(High-Level-Design)的方法已被广泛采用。据统计，在美国硅谷目前约有90％以上的ASIC和FPGA已采用硬件描述语言方法进行设计。
评论
加载更多
推荐下载
查看更多
精选文集
相关视频
-
直播回放： Keysight 小探头，大学问，别让探头拖累你的测试结果！
-
控制系统仿真与CAD
-
MIT 6.622 Power Electronics
-
直播回放：基于英飞凌AIROC™ CYW20829低功耗蓝牙芯片的无线组网解决方案
-
直播回放：ADI & WT·世健MCU痛点问题探索季：MCU应用难题全力击破！
-
Soc Design Lab - NYCU 2023
推荐帖子
精选电路图
-
家用电源无载自动断电装置的设计与制作
-
PIC单片机控制的遥控防盗报警器电路
-
短波AM发射器电路设计图
-
开关电源的基本组成及工作原理
-
用NE555制作定时器
-
基于TDA2003的简单低功耗汽车立体声放大器电路
