VerilogHDL

文档内容节选

端口：端口列表端口类型端口声名数据类型：网数据类型寄存器数据Net数据类型HDL语法：可综合语法：可硬件实现行为级语法：仿真验证 Input output默认是一个wire型转载Verilog HDL 初级入门知识简单讲解wire 和 reg 类型的区别， always 和 assign 的区别，阻塞赋值 和 非阻塞赋值的区别 ：在进行关系运算时，如果申明的关系是假，则返回值是0如果为真则返回1如果关系模糊则返回值不定1为真，非1即假FPGA管脚的默认输出状态，可以进行更改，在Devices and Pins Options里边分割线Verilog HDL语法注意事项：逻辑功能定义：三种方法在模块中产生逻辑assignalways实例元件Attention：如果用Verilog模块实现一定的功能，首先应该清楚哪些是同时发生的哪些是顺序发生的 assign语句实例元件和always块这三个描述的逻辑功能是同时执行的也就是说，如果把这三项写到一个 VeriIog 模块文件中去，它们的次序不会影响逻辑实现的功能这三项是同时执行的，也就是并发的 然而，在always模块内，逻辑是按照指定的顺序......