积分梳状（ＣＩＣ）滤波器是一种高效的滤波器，广泛应用于无线通信技术的数字下变频和上变频端．但传统结构的级联ＣＩＣ滤波器每个寄存器的位宽是固定的，在处理低频信号会造成高频的运算带宽过大，浪费计算机硬件资源的不足．利用Ｈｏｇｅｎａｕｅｒ“剪除”理论对每一级的输出位宽进行截短，提高ＣＩＣ滤波器的性能，通过级联多个单级ＣＩＣ滤波器优化其结构，构建了多级ＣＩＣ滤波器；同时利用ＦＰＧＡ技术的重构性强、扩展性好、硬件资源占有少、成本低、可靠性高的特点，采用ＶｅｒｉｌｏｇＨＤＬ语言设计实现了各个模块，最终基于ＦＰＧＡ设计完成的多级ＣＩＣ滤波器模型，不仅节约了硬件资源，还使ＣＩＣ滤波器每个寄存器的位宽可变．通过Ｍｏｄｅｌｓｉｍ对模型进行仿真并下载到以ＡｌｔｅｒａＤＥ２的ＥＰ２Ｃ３５Ｆ６７２Ｃ６为目标芯片验证，达到了设计要求．