文档简介
标签：
JESD204B
AlteraJESD204BIP内核是数模(DAC)或模数(ADC)转换器的一种高速点对点串行接口，用于传输数据到FPGA器件。这种单向串行接口运行在13.5Gbps的最大数据速率上。该协议提供了较高的带宽、低I/O数并且支持通道数和数据速率的可扩展性。JESD204BIP内核通过引进Subclass1和Subclass2以实现了确定性延迟，从而解决了多器件同步。
JESD204BIP内核包含：?介质访问控制(MAC)—控制链路状态和字符替换的数据链路层(DLL)模块。
?物理层(PHY)—物理编码子层(PCS)和物理介质附加子层(PMA)模块。
JESD204BIP内核不包含控制帧装配和拆卸的传输层(TL)。TL和测试组件提供为设计实例组件的一部分，该设计实例组件可以对不同的转换器件定制设计。
评论
加载更多
推荐下载
查看更多
精选文集
相关视频
-
直播回放： Keysight 小探头，大学问，别让探头拖累你的测试结果！
-
控制系统仿真与CAD
-
MIT 6.622 Power Electronics
-
直播回放：基于英飞凌AIROC™ CYW20829低功耗蓝牙芯片的无线组网解决方案
-
直播回放：ADI & WT·世健MCU痛点问题探索季：MCU应用难题全力击破！
-
Soc Design Lab - NYCU 2023
推荐帖子
精选电路图
-
PIC单片机控制的遥控防盗报警器电路
-
使用ESP8266从NTP服务器获取时间并在OLED显示器上显示
-
带有短路保护系统的5V直流稳压电源电路图
-
如何构建一个触摸传感器电路
-
如何调制IC555振荡器
-
基于ICL296的大电流开关稳压器电源电路
