用verilog写的fft128，采用定点计算，数据位宽32bit（1bit符号位+14bit整数位+17bit小数位），需要扩展1024点或者其他采样点，可以自行修改里面的ram大小，压缩包包含源代码，MATLAB程序（旋转因子生成，MATLAB的fft程序，对用FPGA进行fft后生成数据进行数据处理的程序（该程序与MATLAB的fft程序结果一致，用来检查verilog写的fft是否正确）），以及modelsim仿真文件。亲测通过，调试用的文件都在里面，里面用的ISE生成的ram和rom，如果你是用quartus，只需要重新生成ram和rom就可以。