文档简介
摘 要:目的研究提高格型FIR滤波器的运算速度、优化硬件资源利用率的方法。方法研究了格型FIR滤波器结构特点,提出了一种改进的格型FIR滤波器结构。并基于FPGA芯片,利用DSPBuilder技术,将MatLab/Simulink设计工具和QuartusⅡ设计工具有效的结合起来,设计了所提出的改进的格型FIR滤波器。结果通过计算机仿真分析,改进后的格型FIR滤波器的最高工作频率和占用的LE等性能指标有了很大提高。结论DSP Builder是进行数字信号处理的一种有效方法。所提出的改进的格型FIR滤波器能够提高格型FIR滤波器的运算速度,降低硬件资源利用率。[著者文摘]
评论
加载更多
推荐下载
查看更多
精选文集
相关视频
-
Verilog RTL编程实践
-
FPGA时序约束
-
领航者ZYNQ开发板视频
-
Verilog HDL数字集成电路设计原理与应用
-
正点原子领航者ZYNQ视频第一期FPGA设计篇
-
赛灵思FPGA开发板图像及其数字处理
推荐帖子
精选电路图
-
CCD图像传感器在微光电视系统中的应用
-
如何利用ESP8266制作一个简单的四轴飞行器
-
非常简单的150W功放电路图
-
一个简单的警笛电路图
-
优化电路板布局的简单方法
-
使用NE555和磁簧开关的橱柜照明电路
