Quartus下的RS（5-FPGA/CPLD相关资料下载-EEWORLD下载中心

Quartus下的RS（5rar

1星发布者: 电子爱好者IK

2014-03-05 | 2积分 | 2.72KB | 0 次下载

下载收藏评论

文档简介

标签： Quartus下的RS 5

Quartus下的RS（5，3）编码器的源程序，用Verilog语言编写。

加载更多

推荐下载

                        有VHDL写的一个38译码器,并付仿真波形.

                        【Springer 2008新书】Generating Hardware Assertion Checkers

                        DDR2 Controller DDR2 Controller

                        一种机载高分辨率图像实时压缩系统的设计

                        VHDL和FPGA在高速A／D采样控制器设计中的应用

                        基于IPCore的BlockRAM设计修改稿

                        基于NIOSⅡ的LVDS可靠传输

                        基于VHDL的出租车计价器设计

                        Verylog编写的　Quartus II平台的简单设计实例　附仿真波形

                        Xilinx FPGA Design Tutorial

                        全帧CCD时序驱动电路的设计

                        BlazeRouter（中文）

                        不错的Quartus II 与modelsim结合仿真简介笔记

                        基于NIOSⅡ的多功能数字频率计的设计

                        一个自动切换混沌系统的设计与FPGA实现

                        一种多功能数字信号处理实验平台的设计

                        在Xilinx7.1平台下编写的ALU代码

                        基于赛灵思ISE软件平台用VHDL实现FPGA电路设计

                        离散分数阶Fourier变换的高速FPGA实现

                        双向数据转换器的VHDL程序设计

                        NIOS_II最小系统设计文档

                        PROTEUS VSM介绍

                        μ子鉴别器电子学读出系统FPGA配置方法

                        一种基于FPGA的5B6B编译码的实现

                        MAX+PLUSII软件是一个功能强大

                        基于EDA的图像边缘检测器的设计研究

                        一个四位二进制加/减运算器。要求：当控制端G＝0时做加运算

                        基于CPLD的交通控制系统设计

                        分频系数为8

                        基于FPGA的34位串行编码信号设计与实现

精选文集