基于Verilog的单精度浮点数乘法器的设计与实现-FPGA/CPLD相关资料下载-EEWORLD下载中心

基于Verilog的单精度浮点数乘法器的设计与实现rar

1星发布者: 论文帝

2013-07-01 | 1积分 | 185.79KB | 5 次下载

文档简介

标签： Verilog 单精度浮点数乘法器

摘　要:文章详细介绍了浮点数和浮点数乘法的原理，采用Verilog语言设计32位单精度浮点数乘法器。用Modelsim6．5进行了浮点数和实数之间的转换，使用AheraQuartus Ⅱ7．2，采用器件EP2S15F484C3，对乘法器进行了全编译和波形矢量时序仿真。将仿真结果转换为实数，与期望（真值）相比计算出乘法器的计算误差率，从而验证该设计的正确性和可行性。[著者文摘]

加载更多

推荐下载

                        混沌吸引子及FPGA实现

                        对于想编写sdram控制器的人来说

                        IEEE754格式Float浮点运算VERILOG源码集合

                        高速异步FIFO的设计与实现

                        基于QuartusII的实例展示

                        三位全加器的源代码

                        经典，《I2C协议标准_中文.pdf》

                        现场可编程逻辑系统的设计技巧

                        A First in first out buffer in Verilog

                        QuartusII12.0安装与使用指南.REV0

                        fpga的串口编程vi控件库

                        microSD卡的资料,包括其物理层参数。电气参数。

                        基于FPGA的RISC微处理器的设计与实现

                        基于FPGA的医用生理信号处理系统的设计

                        基于CPLD数字电子技术实验平台的设计与实现.pdf

                        verilog语言写的杨声器!

                        IC整个设计流程 多篇PPT

                        矩阵键盘扫描Verilog代码

                        ISE13设计流程详解

                        基于VHDL的交通灯控制器设计

                        TI SWIFT电源芯片的PWRGD管脚的应用须知

                        基于NiosⅡ的移动视频监控系统设计

                        SRAM IDT71V416的VerilogHDL仿真模型源码文件

                        基于FPGA的数据压缩变速模拟研究

                        【Newnes 2008 新书】Digital Storage in Consumer Electronics: The Essential Guide

                        一种基于CPLD的多功能数字定时器

                        SPI串口的内核实现spicore SPI串口的内核实现spicore

                        一个验证过的CAM源码（CAM=Content Address Memory）。语言为verilog

                        一种新的8B／10B编解码方案设计与实现

                        电荷耦合器件_CCD_TCD132D的驱动电路

精选文集