基于FPGA自适应数字频率计的设计-FPGA/CPLD相关资料下载-EEWORLD下载中心

文档简介

标签： FPGA 自适应数字频率计

摘　要:介绍一种以FPGA（FieldProgrammableGateArray）为核心，基于硬件描述语言VHDL的数字频率计设计与实现。在介绍频率测量的原理和测量方法的基础上，针对所设计的频率计需简单易用的要求，采用FPGA和简单的外围电路使系统具有体积小、可靠性高、灵活性强及价格低廉等特点，同时还具有易于升级的特点。[著者文摘]

加载更多

推荐下载

                        整理的关于dc内部变量的文档

                        ov7670 源码

                        FPGA器件的参数及选择

                        基于VHDL的彩色线阵CCD驱动时序设计

                        ISE时序约束笔记

                        数字秒表设计

                        USB1.1IP-CORE和设计范例VHDL源代码

                        基于DSP和CPLD的光纤光栅解调系统的设计与实现.pdf

                        支持V2000T，HLS的最新版本xilinx14.3的license

                        【Springer.2013】An ASIC Low Power Primer :Analysis,TechniquesandSpecification

                        基于FPGA的数字TDC设计

                        基于2.5GHz高速串行传输信号仿真的研究

                        PLD、FPGA优秀设计的十条戒律

                        高斯噪声数字调频算法设计与实现

                        用Verilog描述双向端口以及仿真初始化的方法

                        一本quartus2的使用教程！全部中文的！

                        fpga clock 设计

                        Circuit design with vhdl

                        热释电红外焦平面阵列驱动电路的设计

                        vhdl语言编写的2分频器代码

                        针对微控制器应用的FPGA实现

                        QuartusII 基本使用方法

                        阵列信号幅相一致性校正及FPGA实现

                        基于赛灵思Virtex5的PCI总线接口设计

                        基于FPGA的CMOS图像感器IA_G3驱动电路的研究

                        3－8 VHDL 译码器 请

                        VerilogHDL语言在FPGACPLD开发中的应用.pdf

                        FPGA实现多进制FSK的调制解调

                        Dual loop constant on time regulator

                        _PCI局部总线结构.

精选文集