一个PIC16C5X_FPGA_IP核设计与实现-FPGA/CPLD相关资料下载-EEWORLD下载中心

一个PIC16C5X_FPGA_IP核设计与实现rar

1星发布者: 论文帝

2013-07-01 | 1积分 | 242.65KB | 3 次下载

文档简介

摘要：本论文介绍了一个与PIC16C5X相兼容的FPGA IP核的设计和实现,分别讨论了IP核的体系结构、关键模块的设计、IP核的综合实现以及测试.论文着重介绍了指令数据流、复位系统、跳转指令和储存器的实现.论文还讨论了基于FPGA的IP核设计综合,通过对代码的优化省约资源提高速度,本设计只占用了678个LUT,最高频率达190MHz.论文最后介绍了IP核成功驱动数码管数字显示的测试.

加载更多

推荐下载

                        DE0_V12_RELEASE

                        基于CPLD、FPGA的半整数分频器的设计

                        edk实现lcd通信,c语言和vhdl语言

                        很棒的testbench学习资料!

                        xilinx逻辑设计注意事项列表

                        FPGACPLD器件.pdf

                        这个是国外大学的项目代码

                        一个直接数字频率合成的查表程序,VHDL语言,使用7128调试通过

                        emp7128在电平转换中的应用希望大家下载

                        基于FPGA的扩频信号发生器的研究与设计.pdf

                        FSK和PSK调制与解调的VHDL源程序.是在QUARTUS2环境下开发的.

                        SoC验证环境搭建方法的研究

                        VHDL语言电路优化设计的方法浅析

                        基于FPGA的数字存储示波器的显示技术

                        一种2+Gbps的多数据包透明传输机制

                        基于QuartusⅡ软件平台的八位数字频率计设计

                        最简单的modesim后仿真库建立

                        FPGA将键盘输入的数字键的编码进行编码，然后在显示器上显示

                        基于CPLD与FPGA的多串口设计

                        verilog  .vwenjian

                        Xilinx最新官方培训视频教程：Spartan-6-Slice-and-IO-Resources，强烈推荐！！！

                        verilog设计练习进阶,针对的读者是 verilog hdl的初学者。

                        基于FPGA的真随机数发生器设计

                        USB设计完整源码(Verilog的)

                        用FPGA实现的位同步电路

                        VerilogHDL开发

                        基于FPGA的数字秒表设计

                        PCB运用的是Cadence Allegro

                        FPGA中嵌入8051核的详细方法与步骤

                        DAC converter design with Verilog code and testbench

精选文集