文档简介
标签:
VerilogHDL编写乘法器
乘法器大致有三类实现,1)反复式乘法器(Iterative Structure Multiplier)即移位累加乘法器,2)阵列式乘法器(Array Structure Multiplier),3)树状结构乘法器(Tree Structure Multiplier)。反复式面积最小,但耗时钟数最多;阵列式乘法器速度快些,结构规则,但关键路径时延和面积都随乘数被乘数的比特位同比递增;现多采用树状结构乘法器,即部分积+压缩树+最终加法器结构,如Booth编码器+Wallace树+CLA加法器。附件是1个17x17的树状结构乘法器实现pdf文件。
评论
加载更多
推荐下载
查看更多
精选文集
相关视频
推荐帖子