下载中心
时钟倍频后,通过Modelsim仿真验证任意占空比可调的PWM信号rar
1星 发布者: 论文帝

2013-07-01 | 1积分 | 15.85MB |  1 次下载

下载 收藏 评论

文档简介
标签: 时钟倍频

时钟倍频

Modelsim

Modelsim

PWM

Modelsim

时钟倍频后,通过Modelsim仿真验证任意占空比可调的PWM信号sim\\glbl.v

...\\pwm_div.cr.mti

...\\pwm_div.mpf

...\\pwm_div.v

...\\pwm_div.v.bak

...\\rom16.mif

...\\rom16.v

...\\tb.v

...\\transcript

...\\vsim.wlf

...\\wave.do

...\\.ork\\@p@w@m_div\\verilog.asm

...\\....\\..........\\verilog.rw

...\\....\\..........\\_primary.dat

...\\....\\..........\\_primary.dbs

...\\....\\..........\\_primary.vhd

...\\....\\glbl\\verilog.asm

...\\....\\....\\verilog.rw

...\\....\\....\\_primary.dat

...\\....\\....\\_primary.dbs

...\\....\\....\\_primary.vhd

...\\....\\rom16\\verilog.asm

...\\....\\.....\\verilog.rw

...\\....\\.....\\_primary.dat

...\\....\\.....\\_primary.dbs

...\\....\\.....\\_primary.vhd

...\\....\\tb\\verilog.asm

...\\....\\..\\verilog.rw

...\\....\\..\\_primary.dat

...\\....\\..\\_primary.dbs

...\\....\\..\\_primary.vhd

...\\....\\_info

...\\....\\_vmake

...\\....\\@p@w@m_div

...\\....\\glbl

...\\....\\rom16

...\\....\\tb

...\\....\\_temp

...\\work

sim

评论
相关视频
  • Verilog RTL编程实践

  • FPGA时序约束

  • 领航者ZYNQ开发板视频

  • Verilog HDL数字集成电路设计原理与应用

  • 正点原子领航者ZYNQ视频第一期FPGA设计篇

  • 赛灵思FPGA开发板图像及其数字处理

推荐帖子
精选电路图
  • PIC单片机控制的遥控防盗报警器电路

  • 使用ESP8266从NTP服务器获取时间并在OLED显示器上显示

  • 带有短路保护系统的5V直流稳压电源电路图

  • 如何构建一个触摸传感器电路

  • 如何调制IC555振荡器

  • 基于ICL296的大电流开关稳压器电源电路

×