Lattice CPLD设计指南。

目录如下：

目录

1介绍6

1.1特征6

1.2产品系列和器件选择手册6

1.3性能分析7

1.3.1超快性能7

1.3.2最低功耗8

2体系结构概述9

2.1ISPMACH4000 体系结构9

2.2结构特征11

2.2.1逻辑分配器和3种速度路径11

2.2.2带可编程延时的输入寄存器12

2.2.3灵活的时钟和时钟使能12

2.2.4初始化控制13

2.2.5ORP BYPASS多路复用器13

2.2.6I/O 单元14

2.2.7OE 控制14

3设计实现15

3.1全局约束15

3.1.1Fitter 选项15

3.1.2逻辑综合15

3.1.3利用率选项16

3.2约束编辑器16

3.2.1设备设置表17

3.2.2封装察看/引脚编辑规划17

3.2.3引脚/节点位置分配17

3.2.4组分配17

3.2.5I/O类型设置18

3.2.6资源预留18

3.2.7缺省设置18

3.3资源约束18

3.3.1使用源约束注意事项19

3.3.2源约束语法19

3.4优化设计方法23

3.4.1ispLEVEL 约束选项控制23

3.4.2HDL 源文件约束控制24

4器件应用要点24

4.14K系列器件VCC和VCCO的作用和连接24

4.24K系列器件各电源上电时间及要求24

4.34K系列器件的全局复位24

4.4关于4K系列器件时钟的用法24

4.5全局输出使能信号25

4.6CPLD的I/O口作为双向口使用时应注意的问题25

4.7关于设计中使用宽多路复用器的问题25

4.8未使用引脚的处理26

4.9I/O 5V 兼容问题26

4.10I/O口的电平设置27

4.114K系列器件引脚上、下拉电阻,OD,慢摆率特性的设定27

4.12关于引脚的缺省值和更改29

4.134K系列器件功耗的计算29

4.144K系列器件节点温度的计算29

4.154K器件的热插拔30

4.16ISPJTAG编程/测试信号30

4.17CPU加载的频率30

4.184K系列器件可承受的加载次数30

4.19加载过程中I/O口的状态30

4.20综合工具的选择31

4.21关于约束文件31

4.22用嵌入的MODELSIM 仿真31

4.23MODELSIM应用点滴32

4.244K器件上电电压阀值32

4.25ISPLEVER3.1中的版本控制功能33

4.26ISPLEVER3.1中CONSTRAINT EDITOR的GLOBAL CONSTRAINTS设置34

4.27ISPLEVER中的时序分析35

5ISPLEVER安装说明35

5.1ISPLEVER3.0安装说明35

5.2ISPLEVER3.1安装说明36

5.3ISPVM SYSTEM安装说明36

6相关资料36

7LATTICE技术支持联系方式367