Avalon总线规范（中文版 Avalon 总线是一种将片上处理器和外设连接成片上可编程系统（SOPC）的一种简单总线结构。

Avalon总线是一种接口方式，它规定了主从设备之间的接口方式及其通信时序。Avalon 总线的

设计目的在于：

■ 简便：提供了简单易学的协议；

■ 优化总线逻辑的资源利用：节约了可编程器件（PLD）内部的逻辑单元（LE）；

■ 同步操作：将PLD 上的其他用户逻辑很好的集成在一起，从而避免了复杂的时序分析；

基本的Avalon 总线事务可以在主﹑从设备之间传送一个字节，半字或字（8，16 或32 位）。

当一次事务处理完成，总线可以迅速的在下一个时钟到来的时候在相同的主从设备之间或其他

的主从设备间开始新的事务。Avalon 总线也支持一些高级功能，如“延迟型（latency-aware）

外设”，“流（streaming）外设”及多总线主设备。这些高级的功能使其允许在一个总线事务

中进行外设间的多数据单元的传输。Avalon 总线支持多个总线主设备。多主设备的结构为SOPC

系统及高带宽外设提供了很大程度上的稳定性。例如，一个主外设可以进行直接存储器访问

（DMA），而不需要处理器在数据传输路径上从外设将数据读入存储器。Avalon 总线上，主

设备和从设备之间的相互作用是基于一种被称为“从设备（slave-side）仲裁”的技术。从设备

仲裁决定了当多主设备在同一时刻尝试连接同一个从设备的时候，哪个主设备获得从设备控制

权。