文档简介
74LS112中文资料 54112/74112
双下降沿 J-K 触发器（有预置、清除端）
简要说明：
112为带预置和清除端的两组 J-K 触发器，共有 54/74S112 和 54/74LS112 两种线路
结构型式，其主要电特性的典型值如下：
型号 FMAX PD
CT54S112/CT74S112 125MHz 150mW
CT54LS112/CT74LS112 45MHz 20mW
管脚图：
引出端符号：
CLK1、CLK2 时钟输入端（下降沿有效）
J1、J2、K1、K2 数据输入端
Q1、Q2、/Q1、/Q2 输出端
CLR1、CLR2 直接复位端（低电平有效）
PR1、PR2 直接置位端（低电平有效）
功能表：
评论
加载更多
推荐下载
查看更多
相关视频
-
littlefulse 多元新技术赋能安全可靠和高效
-
cadence allegro 快速入门实战100讲
-
PSpice简单入门教程
-
集成电路版图设计技术
-
Digital VLSI Design (RTL to GDS)
-
Altium Designer常见问题解答500例视频合集
推荐帖子
精选电路图
-
PIC单片机控制的遥控防盗报警器电路
-
使用ESP8266从NTP服务器获取时间并在OLED显示器上显示
-
带有短路保护系统的5V直流稳压电源电路图
-
如何构建一个触摸传感器电路
-
如何调制IC555振荡器
-
基于ICL296的大电流开关稳压器电源电路
