历史上的今天
今天是:2025年02月08日(星期六)
2018年02月08日 | 美研究演算法加速器 盼降低开发成本鼓励创业
2018-02-08 来源:电子产品世界
芯片设计的复杂性及日益高涨的成本形成硬件新创公司进入市场的阻碍,估计按芯片设计、软件和制程的不同,一颗新芯片的成本可能高达1.2亿美元,不仅不利市场竞争,也使硬件市场由少数厂商所把持。下面就随嵌入式小编一起来了解一下相关内容吧。
根据The Next Platform报导,为了鼓励新创公司和市场竞争,美国国防部高级研究计划局(DARPA)和Semiconductor Research Corporation提供2,750万美元研究经费,希望将设计和制造过程大众化,降低开发先进运算系统所需的成本、复杂性。其中一项为由密西根大学ADA中心(Center for Applications Driving Architectures)主导的计划,该中心主任Valeria Bertacco教授表示,将开发一个随插随用的生态系统,鼓励自动控制、机器人和机器学习相关的新运算想法。
Bertacco表示希望5年后可以看到刚毕业的大学生从事硬件公司创业,只要将焦点放在特定应用的演算法需求,就可能打造出演算硬件架构或可重复使用的高效运算区块演算加速器。
Bertacco表示,与其针对应用程式本身,设计将着重于底层演算法,专用硬件设计的每次运作效率将比通用芯片提升几个数量级,这种特定用途的硬件设计目前已经出现,但可能需要10年才会出现成熟且有效率的解决方案。
这种方法可以将抽象层级提高,使其高于时序和功耗优化等深度技术芯片设计问题,从硬件的角度来看就是让运算成为封装问题,而非一个需要从头解决的问题。较新的半导体工程和制造发展,例如使用矽中介层连结不同制程∕工作特性的裸晶并封装在一起的2.5D技术将有助实现此种想法。
未来芯片公司可以生产现成的处理器核心和加速器,任何人都可购买中介层,利用芯片制造商的规模经济来从事设计,节省几十万甚至上百万美元的成本。
Bertacco指出,对于不适用FPGA以及无法充分利用CPU效能的特殊领域,就适用这种将多个加速器卸载到调整编译器的演算法方法。这个想法模糊了硬件和软件的分界,希望在应用层级进行思考,并考虑编译器如何能自动利用特定加速器的应用程式达到期望的效能。Bertacco表示,未来将由异质多工处理器所定义,而应用程式和编译器定义的现有加速器也可以发挥作用。
以上是关于嵌入式中-美研究演算法加速器 盼降低开发成本鼓励创业的相关介绍,如果想要了解更多相关信息,请多多关注eeworld,eeworld电子工程将给大家提供更全、更详细、更新的资讯信息。
史海拾趣
|
从1986年到2005年的20年,是中国电子信息企业创业发展的20年,而20张排行榜浓缩了我国电子信息百强企业的发展历程与变化。 名称变化工厂变公司和集团 20世纪90年代中期以前的企业,都称为“某某厂”,1987年第一届百强名单中,企 业名称中以“厂”字为后 ...… 查看全部问答> |
|
ISD4004语音系列芯片是美国ISD公司推出的产品,具有可多次重复录放、存储时间长、使用时不需扩充存储器、所需外围电路简单等特点。介绍了ISD4004芯片在语音报站器中的一个实际应用,并说明了其功能和使用方法,从而使读者对ISD ...… 查看全部问答> |
|
摘要: 在FPGA片内实现全数字锁相环用途极广。本文在集成数字锁相环74297的基础上进行改进,设计了锁相状态检测电路,配合CPU对环路滤波参数进行动态智能配置,从而使锁相环快速进入锁定状态,在最短时间内正常工作并且提高输出频率的质量。 关键词 ...… 查看全部问答> |
|
企业面试电子类面试题[模拟电路] 企业面试电子类面试题[数字电路] 企业面试电子类面试题[IC设计基础] 企业面试电子类面试题[单片机/MCU/计算机原理] 电子类笔试技巧及相关基础问题 EE类笔试题 … 查看全部问答> |
|
谁有PIC单片机上韦根的接收程序,发我参考下,多谢了。。我自己也写了个是用数组来接收的,不过用不起来。。。 要是C语言的哦。。最好是整个的,包括中断什么的。。。 E-mail:shanligang@vip.qq.com… 查看全部问答> |




