历史上的今天
今天是：2025年04月07日（星期一）
2018年04月07日 | 电源实时准确进行设计数据同步方案
2018-04-07 来源：电子设计
在一个产品的研发过程中，不同的工程师承担不同模块的研发任务。电子产品的研发最基本的情况下也会分前端概念性设计输入（原理图设计），元件库设计，PCB板布局布线设计这三个基本模块。而模块之间的设计数据的无缝对接和传递是至关重要的。如果没有一个好的解决方案确保不同的设计团队成员之间传递设计数据，必然会导致设计工作的模块划分不清楚，设计数据混乱，团队成员之间责任模糊。进而导致整个设计研发进程混乱，错误百出，严重的情况下可能会导致产品研发的失败。
电子产品这三大基础设计模块中，元件库设计同时为原理图设计模块和PCB板设计模块服务。原理图设计需要调用元件库的符号图，PCB板设计需要调用元件库的元件封装模型。所以元器件库通过集成符号库和封装模型、3D模型等等，可以贯穿在前端原理图设计和后续PCB设计的始末。做到整个设计过程中元件库设计数据的实时准确同步是能够轻松地实现的。 而原理图设计与PCB设计之间的设计数据，除了元器件信息，还有更重要的网络连接信息，设计规范及要求等其他海量数据。要让团队各模块部分设计负责人之间有效协同，互相更新，一定要做到原理图设计与PCB设计之间数据信息的实时准确同步。
设计模块间数据同步遇到的常见问题
笔者在多年的研发工作中，以及长期的与客户工程师交流过程中，遇到或听到有很多关于团队同事之间对于设计数据不能很好同步而造成诸多麻烦的困惑。比如：
原理图上的所有电阻电容从0805改成了0402封装，PCB文件上如何快速一次性地进行更改？
原理图上的元件U5被删掉了，PCB文件上怎么还在呢？快点把PCB上的对应U5删掉啊！
我原理图上的U4-8引脚连得电压网络改成V3.3了，不是V5。这个你记下来了吗？赶紧备注一下，并立马改掉，不然又忘记了！咱的数据又对不上了！
这几个元件在我的PCB中经过领导指示已经删除了，取消了。你的原理图中却还有？
原理图中这一块布局布线设计不需要铺铜，而旁边这个U3需要铺铜。并且铺铜与其他网络间距要求20mil。赶紧拍个照记下来要求，别搞错了。不对，直接在你的PCB文件Design Rule里把规则设置好，免得以后忘记了。
这一块是电源电路，相关的主芯片和电阻电容等器件要布局在一起。可是元件导入PCB后都是打乱的状态，电阻跟电阻一起，电容跟电容一起。我要一个一个地去找这个电源电路中的每一个元件并拖到一起。累死个人咧！有没有简便的方法快速把这个电源电路所用到的元件全部选中？
现在要排查，原理图中这个NetU1-2是个关键，怎么能直观地看到PCB中这个网络都连了哪些东西，连上没有？
这是不同设计模块间数据不能很好同步带来的诸多麻烦和困扰。即使是同一个设计师面对自己设计的原理图和PCB文件，也需要一套系统自动保准的无缝数据传递，而非通过手动或记忆来操作。系统自动进行的数据同步可以做到实时性，准确性，并有章可循有迹可查。Altium针对设计师们在数据同步方面遇到的问题推出了一系列的简便方法，确保设计数据在不同设计模块和设计师之间实时准确地进行同步。
实时准确进行设计数据同步的方案
设计数据同步神器---工程变化列表ECO
无论您是第一次将完成的原理图设计转移到新的PCB文件，还是对原理图或PCB侧的现有设计进行了某些更改，都需要保持两侧的数据同步一致，没有出入。 Altium Designer提供了强大的设计同步功能，为保持设计同步的问题提供了有效的解决方案，使设计人员能够将注意力集中在设计过程的创造性方面。
设计同步直接在原理图和PCB编辑器之间执行，不需要使用中间传递文档。软件使用比较器引擎来比较设计的所有数据，然后输出详细的差异列表。设计者可以决定应该更改哪一侧以保持数据统一性，并创建一系列工程变化列表（ECO）。然后据此决定更新设计数据，来保证设计的两侧重新同步。由于这些ECO列表的创建和同步过程都是系统执行的，因此避免了任何人为操作可能带来的错误和信息缺漏。该设计数据同步过程除了确保原理图上的元器件和连接数据与PCB上的元器件和连接数据匹配之外，还保证其他设计约束;例如网络类，元件类和设计规则，也是同步的。
该ECO设计数据同步过程时双向选择的。即从原理图到PCB，或从PCB回到原理图。例如，设计师改变了某个电容值，而PCB设计者改变了同一电容的封装体积。这两个差异可以进行双向选择来更新解决：通过将原理图中该电容的注释值更新到PCB文件，并且将PCB文件中该电容的封装体积数据更新到原理图。
总之，该设计数据同步利器ECO的方案关键点是两个：比较器引擎产生工程变化列表ECO，然后根据ECO选择更新方向执行数据更新。
比较器引擎产生工程变化列表ECO
可选择更新到PCB打开原理图与PCB文件之间的数据差异列表ECO
可选择更新到SCH打开PCB文件到原理图文件之间的数据差异列表ECO
可运行比较器引擎来将任何两个文件进行差异比较。如SCH与PCB，网表netlist文件与PCB，PCB与PCB等等，然后生成差异列表ECO
据ECO选择更新方向执行数据更新
对于单个差异，单击更新列以显示方向选择器，如下图所示。
对于同一类型的多个差异，请右键单击标题，然后选择所需的“更新相同类型”命令。
对于所有差异，右键单击对话框中的任意位置，然后选择全部更新命令。
史海拾趣
|
这是我写的timer1定时器IRQ中断程序：当定时器发生中断时，关闭LED 我用的开发工具是IAR Embedded Workbench（编译成ARM指令，不用THUMB指令） #include #define Fosc 11059200 ...… 查看全部问答＞ |
|
在做这个修正miller码的编码时，如何判定输入的序列是不是最后一位啊？我们讨论可能要用寄存器，不知道这样行不行，哪为大虾给点思路？如果能给写一小段VERILOG，更是感激不尽啊。。… 查看全部问答＞ |
|
YUV2RGB时需要用到下面的公式： R = Y + 1.402 ( Cr - 128 ) G = Y - 0.34414 ( Cb - 128 ) - 0.71414 ( Cr - 128 ) B = Y + 1.772 ( Cb - 128 ) 为了避免浮点数运算，修改为 R = Y + ( 91881*( Cr - 128 ))>>16 当 ...… 查看全部问答＞ |
|
我想将并口的中断模式从level触发改成edge触发，是不是得修改CPU的中断控制器相关寄存器值？ 我的cpu是celeron D 347，有人知道它的中断控制器地址和相应寄存器偏移么？ … 查看全部问答＞ |
|
485通讯和TIMER-A，TIMER-B单独运行时均正常。但加在一齐时，程序跑飞了。只要不写 IE2=URXIE1+UTXIE1;程序运行正常。一旦加上这句话，程序就跑飞。为什么呀？… 查看全部问答＞ |
|
#include \"msp430x14x.h\" #define uint unsigned int #define uchar unsigned char #define CPU_F ((double)8000000) #define delay_us(x) __delay_cycles((long)(CPU_F*(double)x/1000000.0)) #define delay_ms(x) __delay_cy ...… 查看全部问答＞ |