历史上的今天
返回首页

历史上的今天

今天是:2024年10月04日(星期五)

2018年10月04日 | 周二苹果股价再创新高达230美元 市值约1.1万亿美元

2018-10-04 来源:腾讯科技

   

周二,苹果股价上涨了逾1%,再次创下了历史新高230美元。

相对而言,在9月4日,它创下的历史新高是229.67美元。大约在两个月前,苹果成为第一家市值达到1万亿美元的美国上市公司。

按照230美元的股价计算,苹果的市值现在约为1.1万亿美元。

在市值突破1万亿美元后的数周内,苹果推出了iPhone XS等三款新iPhone和Apple Watch 4。

近些年,苹果服务——包括应用商店、订阅服务、音乐服务和其他服务——已成为苹果发展最大的推动力之一。但是,华尔街分析师最近表示,苹果硬件的销售可能会得到提振。

“相对于传统交易业务来说,苹果的硬件业务应该被看作是经常性业务。”瑞士联合银行的分析师蒂莫西-阿库里(Timothy Arcuri)在今年9月举行的iPhone发布会后说。

“取代iPhone的还是iPhone。智能手机市场已达到饱和,几乎不再增长。苹果已成为了高端品牌,让人们梦寐以求。除了某些新兴市场,它几乎没有可以匹敌的竞争对手。”

阿库里将苹果的目标股价设定为250美元,其他华尔街分析师则认为苹果的股价可能已到顶。华尔街分析师对苹果股价的平均预测值是233美元,比周二的收盘价略微1.3%。

今年以来,苹果的股价已上涨了34%。


推荐阅读

史海拾趣

问答坊 | AI 解惑

MODELSIM入门培训教程

本帖最后由 paulhyde 于 2014-9-15 09:10 编辑 MODELSIM入门培训教程  …

查看全部问答>

VHDL中定义字符串,出错!

type char_arry is array(0 to 15) of character;constant fist_line:char_arry:={\' \',\'t\',\'h\',\'e\',\' \',\'F\',\'I\',\'R\',\' \',\'d\',\'a\',\'t\',\'a\',\' \',\'i\',\'s\'}; 报错为:Error (10500): VHDL syntax error at LCD1602.VH ...…

查看全部问答>

求一个at91sam9261的bsp

我买的开发板是英贝德的9261,由于新学,对很多东西都不是很懂,而这个开发板有没有现成的bsp模板,哪位能提供一份at91sam9261的bsp模板吗?最好是某家开发板商自带的或者自己做的bsp,可以编译通过的。我绝对不是觊觎您的技术,纯粹是为了学习,相 ...…

查看全部问答>

CE6.0烧写求助

我现在烧写ce6.0的nk.bin 下面是返回的串口信息。但是在最下面一行出现了错误,请大家帮助分析一下 Selection: D Mark the bootimage area in Flash as RESERVED. LAN91C111 EbootDeviceAddress B9C00300 pKITLArgs->MAC: 3412:7856:2391 LAN9 ...…

查看全部问答>

vc2005智能设备程序dialog下可以使用的ocx(win32)在vc#2005智能设备程序下不能使用,变灰,这个原因再哪儿?高手帮忙

vc2005智能设备程序dialog下可以使用的ocx(win32)在vc#2005智能设备程序下不能使用,变灰,这个原因再哪儿?高手帮忙…

查看全部问答>

iTouch FPGA

在大家的一起努力下,“<50元的FPGA核心板,会否有朋友顶啊?”这个帖子得到热烈的回应,板子也大家的期盼中完工,为了方便大家的交流和资料的跟进,特意新开这个帖子,有兴趣的朋友可以在这个帖子进行跟新。   首先再介绍一下这个板子: ...…

查看全部问答>

求一个LSD-FETUIF USB口烧写器的驱动

求一个LSD-FETUIF USB口烧写器的驱动求一个LSD-FETUIF USB口烧写器的驱动求一个LSD-FETUIF USB口烧写器的驱动求一个LSD-FETUIF USB口烧写器的驱动求一个LSD-FETUIF USB口烧写器的驱动…

查看全部问答>

观念改变带来巨大节能效益

——浅析“按需照明”的深刻意义 目前,多数建筑内的公共空间如走廊、步行梯、停车场、卫生间、电梯前室,一般是靠传统灯具长时间照明,而这些地方有时却空无一人,电能被白白消耗。如何解决这个普遍存在的“无效照明”问题?华威凯德照明科技( ...…

查看全部问答>

加入PLL FPGA(cyclone4)开发板心得第05贴

加入PLL(锁相环)算是使用IP核的一个练习吧,以之前的方波发生器为例,首先由verilog文件创建原理图文件(File->Creat/updata).然后双击空白处使用Mega Plug-in那个向导添加ALTPLL,配置基本上除了倍频项都用默认就可以,记得把晶振由100MHz改到48 到这 ...…

查看全部问答>

求帮帮忙,下载一个文件

http://bbs.mydigit.cn/read.php?tid=736048&page=1 有人是mydigit的会员吗,刚注册直接-500币,哭死,什么论坛啊。。。 不知道坛里有没有人士这个网站的会员呢,能不能帮忙下载一这个文件 谢谢 …

查看全部问答>