历史上的今天
今天是：2024年11月16日（星期六）
2019年11月16日 | DDR3总线信号完整性测试需要关注4点
2019-11-16 来源：eefocus
那么DDR总线的测试实际应该需要多少带宽的示波器（最小要求）？
因为Jedec规范没有给出最快的上升/下降时间，下表是基于芯片的分析和实际的情况得出的结果：
当正确选择示波器后，我们测试DDR3总线需要关注4点：
1. 探测
如何正确的探测是测试DDR3的难点所在。
针对嵌入式系统，建议在PCB设计过程中，做可测性设计，即规划好准备测试那些信号，然后留出测试点（包括测试点附近的接地点），测试点要尽量靠近DRAM IC管脚处，因为Jedec规范的位置是BGA焊球的位置。
另外一种方法是使用BGA探头适配器（前面文章有介绍），这是最可靠的方法，但是加工是其难点。
针对计算机系统，建议使用BGA探头适配器加工几条DIMM供测试使用，或使用ZIF探头附件焊接几条DIMM供测试使用（这种方法，现在用的比较多）。
2.读写信号分离
DDR总线需要测试时钟、命令/地址、数据等，数据测试是难点，而关键参数是建立时间和保持时间，所以需要对读写信号进行分离，分离后分别测试读和写信号的建立时间和保持时间。
现在大多读写分离的方法是使用示波器捕获大量数据，然后根据建立时间和保持时间的关系，从波形中间找到那些段波形是读，哪些段波形是写，然后再分别测试出读写的建立时间和保持时间，以及其他参数。如果用手动量测的话，这种方法需要花费大量时间，但是仍然不能解决测试数据量不够的问题。
使用InfiniiScan是一种较好的方法，它使用画图式的图形触发分离出读和写，然后再累积成眼图，可以累积大量的数据，然后再测试建立时间、保持时间和其他参数，分离方法如下图：
3. 自动化一致性测试
因为DDR3总线测试信号多，测试参数多，测试工作量非常大，如果不使用自动化的方案，按Jedec规范完全测完要求的参数可能需要1到2周的时间。而自动化测试软件可以帮助解决测试工作量的问题，正确使用的话，可以把测试时间从1-2周缩小到1-2天。
所以，建议使用自动化测试软件，这是提高效率的一种方法。
4. 调试
对于系统，出现时钟问题时，很多时候与供电电源有关（约占80%以上），这时候可以使用抖动分析软件抖动趋势图方法进行问题根源跟踪：因为抖动趋势图和其他通道信号可以同时显示在示波器的屏幕上，当发现抖动趋势图和电源信号同步变化时，基本可以确定抖动问题是来自这个电源。
上一篇:数字TR组件噪声系数测量
下一篇:DDR3总线协议测试方法
史海拾趣
|
Datasheet下载： 功能框图： DM6467实现了在各种视频终端产品间的无缝内容传输。它集成了ARM926EJ-S内核与600MHz C64x+ DSP内核，并采用高清视频／影像协处理器(HD-VICP)、视频数据转换引擎以及目标视频端口接口。在执行高达H.264 HP@ L4（10 ...… 查看全部问答＞ |
|
小弟刚刚接触ARM，跟着开发板的说明移植内核，发现自己的Linux系统下不会烧写镜像，可以说是啥也不会，望有经验的同志告之 PS:小弟用惯了Linux，不想回到Windows下去，望能有详细的方法（小白一个）… 查看全部问答＞ |
|
我想用用定时器输出微秒级的控制（mirco2440的板子），控制普通GPIO口输出高低电平（PWM被占用），整体思路是什么样的（驱动，应用程序调用）。。求助… 查看全部问答＞ |
|
接触WINCE5.0不久,不知道怎么办. WINCE 原来的缺省显示支持240*320的LCD,而我们用的LCD是320*240.在PB中把WINCE5.0自带的ImageViewer软件加入过来,发现很多地方,打开该应用程序菜单项窗口以后,有些窗口显示框超出了我的LCD.由于看不到WINCE源代码, ...… 查看全部问答＞ |
|
我用P1.2,1.3口捕获两个输入方波信号，均上升沿促发。两个捕获计数值差值得出时间差。但是计数差值很不稳定。。一段时间较为正常，一千多。一段时间突然保持在-几万。求助 #include long int cap1=0; long int cap2=0; long int ca ...… 查看全部问答＞ |
|
本帖最后由 chenzhufly 于 2015-1-19 15:54 编辑 SoC的Linux内核编译方法 这里介绍如何编译SD Card的image。这里并没有太多的原理需要讲述，但是大多数刚刚接触到linux 嵌入式的朋友还是需要花些时间找编译方法。这里提供了为SoCFPGA编译内核 ...… 查看全部问答＞ |