历史上的今天
今天是：2025年03月25日（星期二）
2020年03月25日 | PIC24HJ系列入门： 配置位及时钟配置
2020-03-25 来源：eefocus
1、下载MPLAB X IDE
在MPLAB x 官网下载对应系统的mplab x IDE 并安装。如果是采用C语言编辑 还需要安装相对应的xc compiler编辑器。 楼主使用的是pic24hj256GP206A 所以用的是xc16或者c30。
2、MPLAB X 操作简介
导入低版本工程
step 1、
在文件下找到import，进入子菜单选择MPLAB IDE v8项目。
step 2：
点击浏览后在弹出的文件框里找到需要导入的项目文件。在项目文件内找到.mcp文件双击，或者点击打开。然后点击下一步。
step3：
选择对应的芯片器件，下载器（或仿真器），编译器。
step4:
最后点击完成就可打开工程
新建工程
依次点击 文件 --> 新建项目 --> 类别:：Microchip嵌入式 --> 项目：独立项目 --> 下一步 --> 后面的步骤就和上面一样了。
3、配置位
配置位可以说是在编写PIC单片机时最重要的东西之一了。 而配置位中最重要的就是FOSCSE_的配置(他控制着芯片的振荡模式和震荡周期)。就是楼主在初学的时候就经常因为配置位配置的不对，导致时钟，定时器都无法得到预计的效果。
3.1、配置位的快速配置
在production菜单下有一个set Configuration Bits这就是MPLAB集成的配置位配置工具，点击他会得到一个配置位的配置列表。根据自己的需求选择配置后选择输出生成源代码即可完成配置。
3.2、各配置位的意义解释
3.2.1、FBS
FBS即引导段代码配置寄存器
e.g.:
//未定义引导RAM, 引导段程序代码保护容量， 引导段写保护开启
_FBS(RBS_NO_RAM&BSS_SMALL_FLASH_STD&BWRP_WRPROTECT_ON);
3.2.2、FSS
FSS即安全代码段配置寄存器
e.g.:
//未定义安全RAM，安全段程序代码保护容量， 安全段写保护开启
_FSS(RSS_NO_RAM&SSS_SMALL_FLASH_STD&SWRP_WRPROTECT_ON);
3.2.3、FGS
FGS即通用代码段配置寄存器
e.g.:
//标准代码保护开启， 通用段可写
_FGS(GCP_ON&GWRP_ON);
3.2.4、FWDT
FWDT即看门狗配置寄存器。看门狗即就是用来防止代码跑飞的保障。
e.g.:
//WDT关，窗口使能，看门狗32预分频，512后分频
_FWDT(FWDTEN_OFF&WINDIS_OFF&WDTPRE_PR32&WDTPOST_PS512);
3.2.5、FOSCSEL
FOSCSEL即振荡器源选择寄存器。 这一个配置位掌管了当程序运行时的振荡器震荡模式及频率。相关时钟配置都得根据这个配置位进行。
e.g.:
// 带PLL的内部FRC振荡器， 使用用户选额的振荡器源启动器件
_FOSCSEL(FNOSC_FRCPLL&IESO_ON);
3.2.6、FOSC
振荡器配置寄存器
// 时钟开关使能，OSC2为数字I/O引脚，标准震荡模式
_FOSC(FCKSM_CSECME&OSCIOFNC_OFF&POSCMD_NONE);
3.2.7、FPOR
POR配置寄存器
//上电复位时间为32毫秒
_FPOR(FPWRT_PWR32);
.3.2.8、FICD
在线调试配置寄存器
//在线调试关，在PGEC2和PGED2上通信
_FICD(JTAGEN_OFF&ICS_PGD2);
史海拾趣
|
用P1来读取。然后0804的CS给P2.7，WR给P2.6，RD给P2.5。用外部中断0来接收INTR。下面是程序。我用示波器看P1口一直都没有变化啊，都是高。。。。都要疯掉了。 #include #define uchar unsigned char; uchar Tcount,ADnum; sbit ADcs=P2^7; sbi ...… 查看全部问答＞ |
|
ULINK2无法连接STM32F103C8T6的目标板，显示的是 JTAG Commnication Failure 测量了 RESET，nJRST，TDO，TDI，TMS 信号是3.3的高电平 TCK RTCK电平时低电平。 VDD VDDA VSS VSSA 都接到了 相应的电源和地上。 BOOT0 BOO ...… 查看全部问答＞ |
|
上拉电阻1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。【TTL-CMOS匹配 输出电平】2、OC(集电极开路，TTL) 或OD(漏极开路，COMS)输出 ...… 查看全部问答＞ |
|
这篇论文描述了在FPGA 中的亚稳态，它是怎样产生的，还有它是怎样导致设计的失败。介绍了如何计算亚稳态的平均无故障时间(MTBF)，并且总结了各种器件和设计参数是如何影响平均无故障时间的。 介绍 亚稳态是当信号在无关的电路中或异步时钟域之间 ...… 查看全部问答＞ |