历史上的今天
今天是：2025年04月03日（星期四）
2020年04月03日 | Launchpad ADC实验
2020-04-03 来源：eefocus
#include "msp430g2231.h"
void main(void)
{
WDTCTL = WDTPW + WDTHOLD; // Stop WDT
ADC10CTL0 = ADC10SHT_2 + ADC10ON + ADC10IE; // 转换时钟选择 ADC10ON（打开ADC10）, interrupt enabled（使能中断）
ADC10CTL1 = INCH_1; // input A1（选择输入通道A1，对应P1.1口）
ADC10AE0 |= 0x02; // PA.1 ADC option select （使能P1.1模拟输入）
P1DIR |= 0x01; // Set P1.0 to output direction （P1.0为输出模式）
for (;;)
{
ADC10CTL0 |= ENC + ADC10SC; // Sampling and conversion start （ADC10开始采样转换）
__bis_SR_register(CPUOFF + GIE); // LPM0, ADC10_ISR will force exit （开总中断，低功耗模式）
/*******翻转P1.0口状态******/
if (ADC10MEM < 0x1FF)
P1OUT &= ~0x01; // Clear P1.0 LED off
else
P1OUT |= 0x01; // Set P1.0 LED on
}
}
// ADC10 interrupt service routine
#pragma vector=ADC10_VECTOR
__interrupt void ADC10_ISR(void)
{
__bic_SR_register_on_exit(CPUOFF); // Clear CPUOFF bit from 0(SR)
}
呵呵，又是抄的官方例程，结合手册分析起来不是很难，由于我手头没有什么模拟输出设备，所以该程序下载到板子上的效果是LED0一直亮着，找一条杜邦线，一头连在板子的地端（GND），另一头接在P1.1口，LED0灭
下一篇:ADC及DA的头文件复析
史海拾趣
|
DDR SDRAM管脚必须连接到FPGA的DQS脚吗，连接到普通的IO脚又有什么影响呢FPGA是484脚的，一个bank的脚有些少，所以一个bank内很难分得下全部的DDR SDRAM的引脚，分两个bank的话有什么要注意的？是不是数据线分到一个bank里，地址线分到一个bank里就 ...… 查看全部问答＞ |
|
module Mux( input clk_1,input data_clk1,input clk_2,input data_clk2,input clk_3, input select_clk3, output data_out);endmoduledata_clk1，在clk_1时 ...… 查看全部问答＞ |
|
今天看到一个电路 甚是好奇，但觊觎手头没有示波器，所以拿出来请教前辈们，电路图（BTA16为大致意思，当然实际比这复杂）如下。 A1是交流输入，A2是输出，G是DB3（驱动BTA16），我也模拟了一下，仅仅是感觉用电器瓦数降低了，但真相知道原理啊 ...… 查看全部问答＞ |
|
【DIY--手机】伙伴们还继续不？ 我们完成初步的功能后，我们能不能理一理，总结总结 可以把这个手机做成“安防”家庭报警器或能有所“出力”的衍生想法啊？ … 查看全部问答＞ |
|
瑞萨开发板做的数显LED时钟：https://training.eeworld.com.cn/course/2185用瑞萨R7F0C809做的LED时钟。… 查看全部问答＞ |