历史上的今天
今天是：2025年06月04日（星期三）
2020年06月04日 | 加速FPGA应用开发，Lattice Propel™全新软件解决方案问市
2020-06-04 来源：EEWORLD
全球领先的低功耗可编程器件供应商莱迪思半导体公司（NASDAQ：LSCC）宣布，推出全新软件解决方案Lattice Propel™，以加速开发基于莱迪思低功耗、小尺寸FPGA的独特应用。Propel设计环境包括了完善的IP库（包括RISC-V处理器核和各类外设IP），可轻松实现组件安装，让不同水平的开发人员都能快速轻松地设计基于莱迪思FPGA的应用。Propel为通信、计算、工业、汽车和消费电子市场的开发人员实现了应用开发的自动化。
为了在更复杂的系统中利用FPGA的并行处理能力，设计人员在首次采用FPGA进行设计时，需要灵活、易于使用的设计解决方案，最好能够集成所有必需的设计软件和IP，且简单易上手。 Lattice Propel开发工具采用按构造逐步校正（correct-by-construction）设计方法，可自动执行大部分设计流程，从而简化整体系统开发。Lattice Propel将系统硬件和软件设计结合到一个工具框架中，因此软件开发人员可以在硬件准备就绪之前就开始创建系统软件，更快地将产品推向市场。
莱迪思半导体技术经理Gianluca Mariani表示：“莱迪思提供了完善的设计环境，支持诸如RISC-V之类的开放标准，客户可利用我们丰富的处理器IP生态系统而无须购买专利技术和标准。当Lattice Propel设计环境结合FPGA的可重新编程特性，升级现有硬件和软件来支持新兴技术和行业标准就变得相当容易，如平台固件保护恢复（PFR）标准。随着Lattice Propel的发布，我们在小尺寸、低功耗嵌入式解决方案的全新路线图上迈出了重要一步。”
莱迪思半导体高级产品经理Roger Do表示：“Propel设计环境的发布表明莱迪思致力于不断为开发人员提供完整软件解决方案，以简化和加速基于莱迪思FPGA的低功耗应用的开发。FPGA开发新人也可以通过Lattice Propel GUI轻松地将IP模块从莱迪思IP库拖放到他们的设计中，简化设计流程；然后，该工具将自动完成设计布局以纳入新IP。而经验丰富的开发人员可以使用Propel的脚本编辑，进行更精细的设计优化，或者快速更新现有设计，将其移植到之后采用基于莱迪思FPGA的系统中。”
Lattice Propel设计环境的主要内容包括：
莱迪思Propel Builder——Propel Builder是由一套完整的图形和命令行工具支撑、包括丰富资源的系统IP集成环境。客户可以通过它访问莱迪思完善的、定期更新的IP服务器，从而在基于莱迪思FPGA的设计上快速应用新IP。截至今天，该服务器目前提供八个处理器和外设IP核，包括符合RISC-V RV32I的处理器核。莱迪思是首个在简单的拖放式系统构建环境中提供RISC-V支持的基于SRAM和闪存的FPGA的供应商。为了简化对复杂系统中IP的连接和管理，莱迪思Propel Builder提供的所有IP核均符合AMBA片上互连规范。
莱迪思Propel SDK——为进一步加速在Propel设计环境中的设计实现，Lattice Propel SDK可以在硬件准备就绪之前就开始开发系统软件。Propel SDK包括了行业标准的软件开发工具、软件库和板级支持包，便于开发人员快速、轻松地构建、编译、分析和调试其应用软件。
史海拾趣
|
N阵天线。每个阵元收到的信号为S(t)*exp(jnu),当对应的加权值为exp(－jnu)时,输出Y为N*S(t).若考虑滤噪音，采用自适应算法，参考信号是取为N*S(t).还是S(t)？盼各路大虾解答！！！1不胜感激！！！！！！！！… 查看全部问答＞ |
|
如果新加一个模块(ic比如codec)在板子上,来通过I2C来对其寄存器设置, 已经有关于此ic的i2c 的设备驱动,但是如果我想在别的驱动程序代码里面 来设置此ic 该怎么办啊,是不是用i2c_mast_send()函数?但是我不知道第一个i2client 结构的参数 该怎么去 ...… 查看全部问答＞ |
|
本方案选用的是F28035，它的功能强大，资源丰富。它有CLA，作数学运算非常在行，加上28XX CPU相当于两个CPU了。看来，给它穿件花衣服---TFT-LCD是相配的。 但是本方案中使用了9路PWM、10路ADC，已经快把它累扒下了，再控制一个需要比点阵LCD多好多 ...… 查看全部问答＞ |
|
MCU: Stellaris® LM3S608 Microcontroller编译环境： IAR Embedded Workbench 5.5问题描述：初始化3个通用定时器，均配置为32位周期性定时器，使能了定时器中断和定时器中断源 IntEnable(ulIntTimer); TimerIntEnable(ulBa ...… 查看全部问答＞ |
|
在VHDL写testbench的时候如何产生一个随机数呢，就如verilog中的random函数一样，在VHDL中有吗？ 还是需要自己写伪随机数发生器，好长的代码。。。。 … 查看全部问答＞ |
|
本帖最后由 miniko 于 2014-5-14 16:22 编辑 本人刚接触模拟电路不久，遇到一个电路，经过仿真后其波特图如下： 请前辈帮忙给分析一下电路的特性。谢谢 … 查看全部问答＞ |