历史上的今天
返回首页

历史上的今天

今天是:2024年10月30日(星期三)

正在发生

2020年10月30日 | UCF研究人员开发铜锡薄膜涂层 以延长EV电池寿命

2020-10-30 来源:盖世汽车

据外媒报道,中佛罗里达大学(University of Central Florida)的一位研究人员致力于通过延长可充电锂离子电池的寿命,使便携式设备和电动汽车保持更长的带电时间。


电池,锂离子电池,中佛罗里达大学,电动汽车,铜锡薄膜,电池负极

(图片来源:UCF)


为了做到这一点,助理教授Yang Yang尝试提高电池效率。他通过施加一层薄膜状的铜和锡涂层,来防止电池内部金属结构(负极)随着时间推移而解体。


负极产生的电子移动至电池内部的类似结构(正极),从而产生电流和功率。


UCF纳米科学技术中心的Yang说表示:“我们的工作表明,与经常使用的锡膜相比,使用铜锡薄膜,可以将负极的降解速度降低1000%以上。”


Yang是电池改进方面的专家,比如使电池更安全并能承受极端温度。他说,这项技术的独特之处在于它使用了铜锡合金。在稳定充电电池性能方面,这是一大进步。


从最小的智能手机电池,到为电动汽车和卡车提供动力的更大型电池,都可以规模应用该技术。Yang说:“各种用途合金材料的最新研究进展给我们以鼓舞。每种合金在成分、结构和性能上都是独特的。”


推荐阅读

史海拾趣

问答坊 | AI 解惑

测量体温、脉搏、呼吸压用什么传感器比较好呢?

做毕业设计,用于测量体温、脉搏、呼吸压~…

查看全部问答>

windows CE6.0 中的 Pdf 和office 等文档该怎么读啊?

CE6.0 中的 Pdf 和office 等文档该怎么读啊? pdf 阅读,excel word  等 文档 是否有开源的模块可以移植呢?…

查看全部问答>

wince 网页打印的问题,求解决方案

使用wince自带的ie打印1024×768的网页,发现网页打印不全,右边的内容会丢失。 不知道大家有什么解决方案可以提供,或者有谁开发出解决这个问题的wince下的程序了嘛,可以考虑购买!谢谢!!…

查看全部问答>

evc 串口编程 串口调试工具 请教高手

小弟现在编写evc串口程序,目的是arm和dsp的串口通讯。 但是现在在编写调试中遇到一个问题。 这是程序中的串口接收线程: DWORD WINAPI CSerialDlg::CommRecvThread(LPVOID lparam) {               & ...…

查看全部问答>

请教:通过光耦实现数字量输入和数字量输出时碰上的问题

最近做隔离的数字输入输出碰上了郁闷的问题... 图中给出的数字量输入(上)与输出(下)电路中,控制板还未落实,我直接上电测试光耦是否导通的,结果在输入口那边,输入24V的话光耦确实导通了,光耦3脚输出的电压有4.9V,可是经过R3后就只剩0.22V ...…

查看全部问答>

请教:如何把下面的二進制码转换为图片文件,谢谢 (二進制码在液晶屏1602上可显示图片)

0xC0,0x00,0x00,0x00,0x00,0x00,0x00,0x00,0x00,0x00,0x00,0x00,0x00,0x00,0x00,0x00, 0x00,0x03,0x80,0x00,0x00,0x00,0x00,0x40,0x01,0x08,0x12,0x20,0x21,0x04,0x10,0x00, 0x00,0x00,0x00,0x01,0x00,0x00,0x00,0x00,0x00,0x4F,0xE0,0x90,0x2A,0 ...…

查看全部问答>

有个客户设计的板,用手摸下板上的地,cpu就工作。

来自电子工程师技术交流(12425841) 12425841 究竟这样给板引入了什么?改变板上什么东西了?…

查看全部问答>

双ADC同步规则转换问题!!!

此模式有没有人用过?有没有发现过什么问题?我的程序主要设置内容:转换通道:IN2(8通道全部由ADC1转换)和IN3(8通道全部由ADC2转换)转换触发:全设为SWSTART,软件程序出发间断模式,DISCNUM[15:13]=111(CR1),即8个通道序列长度,L[3:0] ...…

查看全部问答>

turck直线位移传感器如何设定初始值及终点值

买了一个turck直线位移传感器,工作一直为红灯(意思是盲区),可能吧初始点和终点设置到一起了 求高人指教如何设置 464960494@qq.COM万分感谢…

查看全部问答>

有关FIFO操作fifo的问题

我用软件自带的IP核去调用FIFO的,参数都设置好后,我用 signal s : std_logic_vector(7 downto 0); process(filter_clk)  begin  if rising_edge(filter_clk) then   s <= s + 1;  &nbs ...…

查看全部问答>