历史上的今天
今天是:2024年12月14日(星期六)
2020年12月14日 | 新基建时代下,Socionext专“芯”致志助推5G加速发展
2020-12-14 来源:EEWORLD
12月10日-11日,在中国集成电路设计业2020年会暨重庆集成电路产业创新发展高峰论坛(ICCAD 2020)上,Socionext中国市场总监郝冬艳女士受邀发表了《新基建时代,SoC助力5G网络部署》的主题演讲,全面介绍了Socionext在网络应用领域的核心IP、大规模SoC的设计能力和经验。

商用提速 撬动万亿级市场
自2018年中央经济工作会议首次提出“新基建”这一概念,中央及地方政府便不断出台相关政策推进发展,特别是在当前错综复杂的全球环境、疫情冲击以及产业升级转型面临挑战的大背景下,新基建被赋予了厚望。其中,5G作为新基建的重要组成,将全面加速赋能千行百业数字化和智能化转型。
根据市场研究机构IDC报告显示,2020年我国将建设超过60万台5G宏基站,到2025年国内建站的规模累计将会达到550万台。与此同时,与基站密切相关的无线网络设备量乃至5G核心技术芯片也将在未来几年中保持总规模稳步增长。
数字网络 芯片之上
从光传输骨干网到城域网,再到数据中心互联和数据中心内部互联,再到光接入网;从无线接入网到微波通信回传,这一切网络基础设施的背后都有赖于核心部件芯片的强有力支撑。

图2:全网络拓扑图及Socionext SoC产品应用
郝冬艳女士表示,Socionext在网络领域深耕多年,得益于高速ADDA等核心IP、大规模SoC的设计能力和经验,公司在网络应用领域的解决方案覆盖长距光传输网、城域网、数据中心、无线前传/回传和无线接入等,可基本覆盖整个网络的各个角落。
专“芯”致志 共建5G新生态
都说“5G建设 承载先行”,5G承载网的光传输便为5G建设提供了灵活可靠的技术保障。郝冬艳女士指出,对于5G建设,Socionext是一个隐藏在背后的重要参与者,公司一直紧随着先进技术演变趋势,担当着一个引领行业技术的角色。在光传输领域,Socionext于2008年成功开发了第一颗基于90nm工艺的40G DSP用于光传输网,2010年又推出了全球首颗基于65nm的工艺上的100G oDSP,高速ADDA采样率达56Gbps,创造了全球因特网及数据传输的首个里程碑。多年来,Socionext一直紧紧走在先进工艺的前沿并且在核心IP ADDA上不断优化和演进,目前基于7nm工艺下的ADDA采样率可达到128G。Socionext当前的网络业务主要聚焦在5G无线网络领域,然而基于高速ADDA的oDSP这项技术将会在业界持续演进下去。
相较于传统的4G网络,5G无线接入网演进为CU、DU 和AAU三级架构,能更灵活地配置网络,满足5G场景多样化需要。Socionext的SoC技术和解决方案可以覆盖无线接入网的各个部分(如下图2)。郝冬艳女士介绍说,在AAU单元中,Socionext提供射频直采和零中频等关键技术,将高频模拟信号直接采样转化为数字信号,再进行数字预失真处理等, 尤其在5G时代引入了MIMO大规模天线,因此这项技术可以大大提高射频单元的集成度,简化硬件设计并降低成本。此外,Socionext还提供在基带单元上基于多核处理器进行大规模运算并且处理复杂算法的解决方案。

图3:Socionext 5G解决方案
在5G无线接入网的三级架构中,目前CU和DU单元还没有标准的商用芯片,需要通过定制化的SoC提供解决方案。这类芯片的设计包含有超过10亿门的超大规模电路设计,庞大且复杂的运算对功耗有着很高的要求。郝冬艳女士说道:“挑战既是机遇,Socionext凭借着多年的行业设计经验及丰富的IP产品组合,与中国本土公司展开合作,深度参与了一系列中国自主产权5G核心芯片的开发,助力加速构建5G网络新生态”。
以芯片赋能中国新基建
目前中国加速布局新基建,而新基建的基础在于芯片。无论是5G网络、人工智能、工业物联网还是大数据中心、云计算等,都需要芯片的支撑才能让项目落地。在产业的带动下,芯片行业正迎来巨大的发展机遇。
Socionext成立至今已有5个年头,凭借前身知名日本半导体公司富士通半导体和松下半导体的丰富的设计经验积累和技术沉淀,公司在持续不断地演进新技术的同时大力推动着本土化发展,支持当地社会和经济发展。Socionext期望通过多年的技术积累为基础,携手更多的本土企业,以产业链之力推动中国新基建加速发展。
史海拾趣
|
随着数字电视和VOD的推广和流行,这种基于硬件的字幕叠加器恐怕很快就要过时了,但是在某些场合或许还会有一定的应用,比方说跳舞毯等一些简单的设备。 这个叠加器非常简单,使用ATmega8作为CPU,外围电路使用了视频分离芯片LM1881简化了一 ...… 查看全部问答> |
|
招聘FPGA工程师(北京至芯开源科技有限责任公司) 要求: 1、熟练掌握VHDL/Verilog语言,能够熟练使用FPGA开发工具;2、参与过完整的FPGA开发流程;3、具有FPGA验证的工作经验;4、熟悉FPGA验证流程,了解业界相关的FPGA验证技术;5、熟悉FPGA的 ...… 查看全部问答> |
|
各位论坛里的朋友,请教一个问题,见图:目前该部分电路图的背光不是很亮,感觉有点暗,该部分的PWM0的调制部分的电路不是很懂,试着更改了PWM信号的频率效果不明显,有那位朋友能够分析一下这部分电路,如果要调节背光部分的,该怎么去调,谢谢。 ...… 查看全部问答> |
|
哪位大侠知道ucos2下LM3S8962中断相应的过程及响应的代码是哪块吗? 哪位大侠知道ucos2下LM3S8962中断响应的过程(进入中断服务程序之前)及相应的代码是哪块吗?我看了半天没弄明白。 如蒙赐教,不胜感激!… 查看全部问答> |
|
本周四要去采访Altera CTO Misha Burich,现向广大版友征集采访问题 不知道各位大佬是否有关于FPGA未来,关于Altera的看法,关于Misha Burich本人,等等随便什么都可以抛过来。 欢迎拍砖,多谢多谢啦:) … 查看全部问答> |
|
经过之前对共同时钟系统和内同步时钟系统的总结,可以发现建立时间的关系式和时钟频率,也就是Tcycle有关,同时由于工艺以及其他一些因素,Tco很难做到很小。随着频率的提升,共同时钟系统很快就遇到瓶颈,时序余量无法满足,在这种形势下,源同步 ...… 查看全部问答> |




