2021年05月22日 | 芯和半导体凌峰：系统级封装SiP趋势给EDA带来了巨大挑战

2021-05-22 来源：爱集微

2021年5月21日，中国系统级封装大会在上海正式举行。大会主席、芯和半导体创始人兼CEO凌峰发表主题演讲表示，系统级封装（SiP）是后摩尔时代的关键技术，在5G、数据中心、高性能计算和AI等领域发挥重要作用。但多芯片引发的互连问题、系统问题以及EDA工具等问题都是行业正在面临的挑战。

凌峰首先指出，随着模组的应用越来越多，手机射频前端SiP化已经不可阻挡；另外随着人工智能（AI）技术、大数据、云端等多种计算应用相互融合，更强大的高性能计算（HPC）芯片需求激增，异构集成SiP成为推动HPC发展的重要技术。但现阶段，异构集成SIP技术主要掌握在垂直厂商如台积电等手中，异构集成的生态目前还比较封闭，市场需要开放的标准。

此外，SiP技术给EDA带来了巨大挑战。一方面，国内EDA行业仍处于早期阶段，如何实现突破是现在及未来的任务之一；另一方面，从SoC发展到SiP，让EDA分析、验证过程变得越来越复杂，如系统级别的分析和多物理场已经必不可少。

设计也面临不小挑战。他举例称，一些公司的产品阵容有时存在内部交互不通畅的问题。比如：数字芯片和Custom芯片之间，芯片与封装之间存在一道“墙”，而EDA工具通常在设计layout与分析上也有一道“墙”，信号、电、热力、应力等效应被独立分析，互操作性较差，缺乏协同设计。因此，EDA工具必须打破这道“墙”实现协同设计。

凌峰直言，EDA在设计上面临非常大的挑战，分析领域的挑战更是巨大的。业内厂商专注于自己的业务范畴，产品延伸较为困难。他指出，针对SiP的市场需求，行业亟需一个统一的EDA分析平台，能够同时满足晶圆厂和封测厂的需求。

在现阶段，针对SiP的新的EDA设计、仿真平台正在形成。包括Synopsys、Mentor在内都已推出自己的解决方案。目前，芯和也推出了Xpeedic SiP联合仿真平台，可以支持多种芯片-封装layout格式，还支持系统仿真，以及Chip-Package-System-aware HBM通道分析平台。未来，芯和也将继续立足国内市场，致力于为产业推出独到的解决方案和设计平台。

EDA

上一篇:周生明：全球半导体业步入新常态，中国芯跨越发展三建议

下一篇:中国芯上市公司市值：国内半导体企业市值“缩水”