半导体设计/制造
返回首页

RTX 50升级台积电4NP工艺:但其实还是5nm

2024-03-20 来源:快科技

3月20日消息,NVIDIA刚发布的B100/B200 AI GPU将制造工艺从4N升级到4NP,集成晶体管也从800亿个增加到1040亿个/2080亿个,而同样基于Blackwell架构的RTX 50系列游戏GPU也会同步跨越。

最新曝料显示,RTX 50系列的大核心GB202将使用和B100/B200同款的台积电4NP工艺,而不会使用台积电3nm。

但事实上,无论4N还是4NP,其实都不是表面上看起来的4nm工艺,而本质上是5nm,只不过都是NVIDIA特别定制的,确实比常规的5nm强一些。

至少,集成密度提升了30%,倒也配得上4N系列这样的命名,只是有点绕。

另外,GB202的一级缓存也会大大增加,具体容量不详,但肯定明显多于GA102、AD102的区区128KB,这意味着单个SM阵列的吞吐量会有显著提升。

GB202可能会延续384-bit显存位宽,也不排除升级到512-bit,搭配新一代GDDR7显存带宽将迅速膨胀,SM阵列数量则有望从144个大幅增加到192个。

此外,RTX 50系列还会带来PCIe 5.0、DisplayPort 2.1。

【本文结束】如需转载请务必注明出处:快科技责任编辑:上方文Q


进入半导体设计/制造查看更多内容>>
相关视频
  • 直播回放: Keysight 小探头,大学问,别让探头拖累你的测试结果!

  • 控制系统仿真与CAD

  • MIT 6.622 Power Electronics

  • 直播回放:基于英飞凌AIROC™ CYW20829低功耗蓝牙芯片的无线组网解决方案

  • 直播回放:ADI & WT·世健MCU痛点问题探索季:MCU应用难题全力击破!

  • Soc Design Lab - NYCU 2023

精选电路图
  • PIC单片机控制的遥控防盗报警器电路

  • 红外线探测报警器

  • 短波AM发射器电路设计图

  • 使用ESP8266从NTP服务器获取时间并在OLED显示器上显示

  • 开关电源的基本组成及工作原理

  • 用NE555制作定时器

    相关电子头条文章