应用Cadence Protium S1，晶晨半导体大幅缩短多媒体SoC软硬件集成时间

楷登电子近日宣布，凭借Cadence® ProtiumÔ S1 FPGA原型验证平台，晶晨半导体(Amlogic)成功缩短其多媒体系统级芯片(SoC)设计的上市时间。基于Protium S1平台，晶晨加速实现了软/硬件(HW/SW)集成流程，上市时间较传统软硬件集成工艺缩短 2 个月。如需了解Protium S1 FPGA原型设计平台的详细内容，请访问www.cadence.com/go/protium-s1。下面就随半导体小编一起来了解一下相关内容吧。

晶晨是Protium S1平台测试的早期参与者之一，期间受益于平台独有的设计实现和原型验证加速能力，可以比以往更早启动SoC设计的软件开发。同时，平台助设计师加快Linux和安卓操作系统的启动速度，并在一天内完成安兔兔评测(AnTuTu benchmark)。

“使用Protium S1平台，我们可以同时执行多个设计实例，提高生产力”，晶晨半导体软件工程总监Jerry Cao表示。“此外，该平台与Cadence Palladium® Z1企业级硬件仿真加速器共享同一个通用编译流程，我们可以充分利用现有Cadence验证环境，保持平台间的功能一致性，进一步提高效率。”

Protium S1 FPGA原型验证平台是助用户实现早期软件开发的下一代平台，初始启动(bring-up)时间较传统FPGA原型设计平均缩短80%。Protium S1平台是Cadence验证套件的全新产品，全面符合Cadence的“系统设计实现”创新战略。该战略旨在协助系统和半导体企业以更高的效率打造具有竞争力的终端产品。

以上是关于半导体中-应用Cadence Protium S1，晶晨半导体大幅缩短多媒体SoC软硬件集成时间的相关介绍，如果想要了解更多相关信息，请多多关注eeworld，eeworld电子工程将给大家提供更全、更详细、更新的资讯信息。