常见问答：关于ISE设计套件11.1

1) 赛灵思今天将宣布推出何种产品？

推出业界领先的 FPGA 设计环境的最新版 ISE? 设计套件 11.1 (ISE? Design Suite 11.1)，可为赛灵思 (Xilinx) 目标设计平台 (Targeted Design Platforms) 提供可编程基础的主要部分。该款 ISE 设计套件拥有完整的新一代领域专用开发平台，可支持：

·逻辑设计

·DSP 设计（适用于硬件与算法开发人员）

·嵌入式设计（适用于软、硬件编程人员）

·集成嵌入式处理与 DSP 算法的完整系统设计

2) 其与 以前的ISE 设计套件版本有何不同？

除了在运行时间、功耗降低以及设计结果质量等方面实现显著改善之外，ISE 设计套件 11.1 还可提供完整的工具链，能为赛灵思目标设计平台（基础层、领域专用以及特定市场）的各种顶级用户配置文件（领域专用群体：嵌入式设计人员、DSP 设计人员、系统设计人员以及逻辑／连接设计人员）提供设计方法支持。

新套件使嵌入式与 DSP 流程实现了更紧密的集成度，将设计方案高度集成在一起，在单个系统中包含嵌入式、DSP、IP 以及用户模块等。为充分满足用户的不同需求，ISE 设计套件 11.1 可为各种设计人员提供专门的服务，适用于按钮式用户(push-button user，这一群体的一个最基本特点是希望用最少的工作量或知识就能够完成设计)及至熟悉传统 ASIC 工具流程的经验更丰富的设计人员。

3) 与前代 ISE 相比，新版本实现了哪些性能提升？

·运行时间更快，响应更迅捷

·布局与布线速度提高 2 倍

·仿真性能提高 4 倍

·通过布局与布线优化实现 10% 的动态功耗优化。

·存储器使用率提高 28%。

·XST 合成的运行速度平均提高 1.6 倍。

4) 赛灵思为什么决定推出领域专用设计方法？

完整的专用设计方法环境不仅能优化设计进程，便于迅速启动设计工作，同时还可消除项目后续阶段的设计障碍。用户不必选择 ISE Foundation 等基本设计环境，而可以采用一系列开发选项取而代之，从而找到适合其设计需求的最佳专用方法和 IP，满足特定目标设计平台需求。

5) 新版赛灵思设计工具在许可方面有何变化？

ISE 设计套件 11.1 的相关产品及版本目前均通过 Acresso Software 公司的 FLEXnet Publisher 进行许可证管理。赛灵思所采用的这种 EDA 业界标准化许可证解决方案能为 ISE 设计套件用户提供更高的灵活性。

现在产品的许可证可通过不同的方法获得，能最好地满足用户需求。“结点锁定”许可证是指限于单个设备的许可证，可提供低成本的解决方案。与此不同的是，“流动”许可证能让多用户在多个不同位置（甚至在全球范围内）访问软件，即实现了单个许可证的流动访问使用，也可实现低成本的解决方案。此外，设计人员现在还能更好地跟踪许可证的使用情况，以确保其符合最终用户许可协议的要求。

6) 推动 ISE 设计套件 11.1 发展的主要市场因素有哪些？

在过去的 25 年中，FPGA 已从简单的粘接逻辑发展成为可编程系统的核心。随着高级 FPGA 架构的不断发展及其复杂程度的不断提高，我们需要更高级的设计技术和优化的算法来满足人们对更高工作效率、更高性能、更低功耗以及众多新标准的需求。此外，FPGA 用户快速扩展到嵌入式处理、数字信号处理 (DSP) 以及支持连接功能的高性能逻辑等多个不同领域，远远超过传统 FPGA 平台的用户数量。

7) 如何在赛灵思目标设计平台中集成 ISE 设计套件 11.1？

ISE 设计套件 11.1 是赛灵思目标设计平台发布历程中的重要里程碑，其为领域专用设计方法提供了完整的设计解决方案，能满足赛灵思目标设计平台的要求，并针对基础层和领域专用工具、技术以及 IP 进行专门的改进。针对上述各种设计方法，ISE 设计套件 11.1 推出了全新的特性以及简单易用的增强技术，不仅能加快设计完成的速度，同时还可实现最佳的设计结果。上述改进均充分吸收和借鉴了包括赛灵思客户等在内的业界反馈信息，从而确保 ISE 设计套件 11.1 能高效解决最常见的设计障碍，进而帮助设计人员集中精力创建增值应用并推出极富竞争力的差异化设计。

8) ISE 11.1 支持哪些器件系列？

ISE 设计套件 11.1版本支持Virtex-5 和 Spartan-3 FPGA系列的全面的领域专用版本现在即可提供。 对Virtex-6 和 Spartan-6 FPGA的支持通过ISE设计套件 11.1版本的早期试用计划提供，对Virtex-6 和 Spartan-6 FPGA的全面大规模支持将在ISE 设计套件11.2版本中提供。

9) 为什么赛灵思要对软件收费？

因为软件与 IP 开发不是免费的。所有企业均须承担固定开支，我们拥有 500 多名软件与 IP 开发工程师。如果我们免费提供软件，那么就必须提高芯片的价格以分摊整个开发成本。这样，我们大量的客户将不得不负担这些开发成本，这对客户来说是不公平的。我们的目的不是以软件和 IP 赢利，而是通过收费来确保所有客户的利益公平化。

10) 何时可以提供软件下载？定价多少？

ISE 设计套件 11.1 结点锁定许可证的美国零售起价为：逻辑版本 2,995 美元、嵌入式版本 3,395 美元、DSP 版本 4,195 美元、系统版本 4,595 美元。灵活的流动许可证管理方式目前也可提供。 客户可从赛灵思网站免费下载 ISE 设计套件11.1 版本的全功能30天评估版本。

11) 哪些第三方工具支持赛灵思 FPGA？

赛灵思联盟计划成员为设计工具、IP 内核以及 DSP 与嵌入式开发等关键技术提供了强大的生态系统支持。设计工具支持涵盖从合成到验证的所有方面。联盟成员包括 Cadence Design Systems、Mentor Graphics 以及 Synopsys 等业界领先企业。如欲了解有关所有赛灵思联盟成员的更多信息，敬请访问：www.xilinx.com/alliance。

12) ISE 设计套件中包括哪些新型 IP 内核？

ISE 设计套件 11.1 版本中提供了众多全新的 IP 内核。

·数学函数：

·Multiply Adder v2.0 —— 执行两个操作数的乘法，并采用 XtremeDSP? 解决方案切片将完全精确的乘积与第三个操作数相加（或相减）。

·Multiply Accumulator v2.0 —— 接受两个操作数，即一个乘数和一个被乘数，获得的乘积用 XtremeDSP 片加上（或减去）上一个结果。

·视频和图像处理：

·Color Correction Matrix v1.0 —— 高度优化的常量系数矩阵乘法核心，使用 XtremeDSP 切片校正视频数据流的色彩；

·Color Filter Array Interpolation v1.0 —— 高质量硬件块，插在 RAW 传感器数据和 RGB 色域之间；

·Defective Pixel Correction v1.0 —— 针对“实时”运算优化的 IP，可根据相邻像素用内插值自动检测并校正缺陷像素；

·Gamma Correction v1.0 —— 经过全面检测和优化的硬件块，可操作每个像素的值，从而实现伽玛调节；

·Image Processing Pipeline v1.0 —— 具备丰富特性的专用硬件内核，经精心优化可从 CMOS/CCD 传感器通过既定的一组参数自动生成图像；

·Video Scaler v1.0 —— 高质量扩展解决方案，可实施多相和线性插入等多种设计方案，从而实现上下缩放扩展。

此外，ISE 设计套件 11.1 还显著改进 Xilinx CORE Generator? System，其中包括：

·通过选择“仅与选定部件兼容的 IP”查看所选器件系列的 IP 内核支持；

·生成 ISE 项目文件，以协助项目浏览器（ Project Navigator）中 IP 内核的集成和管理；

·选中的视频和图像处理内核可生成“EDK Pcore”，以便在 Xilinx Platform Studio 项目中集成和管理 IP 内核；

·以下 IP 内核具有自动将内核更新为最新版本的功能：Adder Subtractor、Accumulator、Binary Counter、Block Memory Generator、Complex Multiplier、CORDIC、Multiplier 以及 RAM-based Shift Register 等；

·能借助不同于最初生成内核所使用的项目设置重新生成所有 IP 内核。

13) ISE 11.1 能为嵌入式开发人员和软件设计人员带来哪些优势？

·Base System Builder 现在可支持创建双处理器设计方案；

·Platform Studio 现在能向软件开发套件 (SDK) 导出硬件设计，从而使软件与硬件设计团队能更加独立地工作；

·赛灵思现将 SDK 作为独立的配置来实现嵌入式应用软件开发。

14) 是否对 MicroBlaze 处理器做了任何更改？

MicroBlaze 处理器 7.20 版的最新特性包括：

·MicroBlaze／多端口存储器控制器交叉优化，其中包括回写式高速缓存 (write-back cache)，不仅可减小占位面积，同时还可提高解决方案的性能。

·Base System Builder 现可构建双处理器系统。

15) ISE 11.1 能为 DSP 设计人员提供哪些优势？

AccelDSP 合成工具如今可在 VHDL 生成过程中充分发挥 CORE Generator 系统的 LogiCORE 作用。每个操作符均针对目标器件进行了优化。这一进程确保了至目标硬件资源的映射。这样，与 10.1 版本相比，11.1 设计套件不仅将 Fmax性能提升 1 倍，而且还可提高性能并减少面积操作符。借助 ISE 设计套件 11.1，System Generator for DSP 工具除能在 Microsoft Windows 上运行之外，还能在 Linux 上运行。