Cadence与UMC合作使客户完成无线参考设计的硅成功

通过Cadence的QRC提取器和Virtuoso UltraSim全芯片模拟技术，可显著缩短客户的验证周期

加州圣荷塞及台湾新竹-全球电子设计创新的领先者Cadence设计系统公司（纳斯达克股票代码：CDNS）和全球领先的半导体厂商联华电子（(NYSE：UMC，TSE:：2303）10日宣布，双方在无线系统级芯片(SoC)参考流程上共同开发的射频集成电路设计和验证已经获得了成功。这个具有Cadence QRC提取器和Virtuoso UltraSim全芯片模拟器的参考流程，综合了Cadence的Virtuoso定制设计平台和UMC的RFCMOS工艺，可以提供精确的芯片模拟和验证流程。

UMC和Cadence于2005年10月6日宣布成立联盟，为Fabless市场改进无线设计。至此，UMC已经成功生产出测试芯片，验证了Cadence的QRC提取技术。Cadence Virtuoso UltraSim为UMC提供了晶体管级的无线收发器模拟技术， 可将验证周期减少一半。通过结合经Virtuoso平台验证的UMC0.13um MM/RF PDK、Cadence 精确的QRC提取技术以及Virtuoso UltraSim全硅片模拟器，UMC和Cadence紧密合作并成功开发出了设计方法学和流程，能验证布局后晶体管级的全芯片无线收发器。

“使用结合了UMC RFCMSO工艺的Virtuoso平台，设计公司为无线应用产品构建的系统级芯片,将可获得极佳的竞争优势，”UMC的首席SoC架构师Patrick Lin表示，“至于反标验证，Cadence的QRC提取器提供了方便精确的方法学，以预测如LC-tank VCO的关键构建模块的性能。此外，涵盖RLCK的提取器可用来更精确地预测硅片的频率与设计效能。这些优势加上我们与Cadence的联盟，可为模拟/射频设计领域建立起完整的设计环境。”

用于对具有更复杂的功能，最小的面积与较少功耗的无线电子产品需求的持续上升，因此精确的寄生参数提取技术与和晶体管级全芯片模拟流程的需求也跟着提高。此项技术能降低定制无线系统级芯片的风险和缩短上市时间。

这一参考设计流程目前可通过UMC的客户支持渠道获取。11月7日台湾新竹CDNLive大会上进行该参考设计流程在2.4GHz、4GHz 和7GHz LC tank VCO 的现场演示。

“Cadence和UMC携手合作，为双方的客户提供整合的、低成本、高性能且低功耗的无线系统级芯片解决方案，”Cadence负责产品行销的全球副总裁Charles Giorgetti表示，“通过与UMC合作，我们能提供经验证的设计方法学，当设计公司开发更创新的新产品时，能符合他们不断变化的需求。”

关于UMC

UMC（纽约证交所代码：UMC，台湾证券交易所代码：2303）是领先的全球化半导体代工厂商，为跨半导体产业各主要部门的应用制造先进工艺的IC。UMC提供尖端的foundry代工技术，允许复杂的片上系统，包括90nm铜、0.13um铜、以及混合信号/RFCMOS。UMC也是300mm制造的领先厂商：台湾的Fab 12A和新加坡的Fab 12i都在批量生产不同的定制产品。UMC在全世界大约有10500名员工，在台湾、日本、新加坡、欧洲和美国均设有办事处。UMC网址是：http://www.umc.com

关于Cadence

Cadence公司（Nasdaq股票代码：CDNS）成就全球电子设计技术创新，并在创建当今集成电路和电子产品中发挥核心作用。我们的客户采用Cadence的软件、硬件、设计方法和服务，来设计和验证用于消费电子产品、网络和通讯设备以及计算机系统中的尖端半导体器件、印刷电路板和电子系统。Cadence 2005年全球公司收入约13亿美元,现拥有员工约5200名，公司总部位于美国加州圣荷塞市，公司在世界各地均设有销售办事处、设计中心和研究设施，以服务于全球电子产业。

关于公司、产品及服务的更多信息，敬请浏览公司网站 www.cadence.com.cn