电子头条

几个最为常见的放大器电路设计问题,你掉过坑吗?

2024-06-18
    阅读数:

更多精彩内容 请点击上方 蓝字 关注我们吧!


与分立半导体组件相比,使用运算放大器和仪表放大器能给设计师带来显著优势。虽然有关电路应用的著述颇丰,但由于设计电路时往往匆忙行事,因而忽视了一些基本问题,结果使电路功能与预期不符。

1. 缺少直流偏置电流回路

最常见的应用问题之一是在交流耦合运算放大器或仪表放大器电路应用中,没有为偏置电流提供直流回路。图1中,一个电容串接在一个运算放大器的同相(+)输入端,这种交流耦合是隔离输入电压(VIN)中的直流电压的一种简单方法。这种方法在高增益应用中尤为有用,在增益较高时,即使是放大器输入端的一个较小直流电压,也会影响运放的动态范围,甚至可能导致输出饱和。然而,容性耦合进高阻抗输入端而不为正输入端中的电流提供直流路径的做法会带来一些问题。

图1 错误的交流耦合运算放大器电路

那么如何解决可能出现的问题呢?为大家提供一种简单的解决方案。

如图2所示,一个电阻连接在运算放大器的输入端与地之间,从而为输入偏置电流提供了一个回路。在使用双极性运放的时候,为最小化输入偏置电流导致的失调电压,考虑到运放两个输入端的匹配问题,通常将R1设为R2和R3的并联值。但要注意的是,该电阻始终会给电路带来一定噪声,因而需在电路输入阻抗、所需输入耦合电容大小与电阻引进的约翰逊噪声之间进行权衡,典型电阻值一般在100,000 Ω至 1 MΩ之间。

图2 双电源供电运算放大器输入端交流耦合的正确方法

2. 为仪表放大器、运算放大器和ADC提供基准电压

再来向大家介绍第二种可能出现的问题。

图3所示的是一个单电源电路,是用一个仪表放大器驱动一个单端模数转换器(ADC)。放大器基准电压源提供零差分输入时的偏置电压,而ADC基准电压源则提供比例因子,通常在仪表放大器输出端与ADC输入端之间使用一个简单的RC低通抗混叠滤波器来降低带外噪声。设计师一般倾向于采取简单的办法,比如利用电阻分压,来为仪表放大器和ADC提供基准电压。但在某些仪表放大器应用中,这种方法有可能导致误差。
图3 典型单电源电路中仪表放大器驱动ADC

通常认为仪表放大器基准输入端是高阻抗,因为它是一个输入端口,因此,设计师可能将高阻抗源,比如电阻分压器连接至仪表放大器的基准电压引脚。但对于某些类型的仪表放大器,这可能导致严重错误。
图4 不恰当的使用简单分压器来直接驱动三运放结构仪表放大器的基准引脚

图5 利用运算放大器的低阻抗输出端驱动仪表放大器的基准引脚

图5给出了一种较好的解决方案,该方案在分压器与仪表放大器基准输入端之间采用了一个低功耗运放缓冲器。这种方法消除了阻抗匹配和温度跟踪问题,并且允许轻松调节基准电压。

此外,在设计电路时,需要考虑电源抑制(PSR)技术,在这一过程中,同样也会出现意料之外的“坑”,小A在此介绍两种情况:

3. 在利用电阻分压供电电源给运放提供基准的情况下保持PSR

一个经常被忽视的问题是,电源电压VS的噪声、跳变或漂移会反馈到基准输入端进而直接叠加到输出上,仅受分压比影响而衰减。实际的解决方案包括采用旁路和滤波器,甚至用高精度的基准IC来产生基准电压,而不是对VS进行分压,在设计同时采用仪表放大器和运算放大器的电路时,这种考虑非常重要。电源抑制(PSR)技术可将放大器与电源嗡嗡声、噪声以及跳变电压隔离,这一点非常重要,因为许多实际电路都包含、连接至或存在于电源电压不够理想的环境。除此之外,电源线路中存在的交流信号可能流回电路并被放大,在某种条件下,还可能激发寄生振荡。


图6 对基准电路进行去耦处理以维持PSR

在图6中,一个大电容被加至分压器,以滤除电源变化,从而使PSR保持不变。该滤波器的−3 dB极点由R1/R2并联组合及电容CF设定,该极点应设为低于所关心的最低频率10 倍左右。

4. 对单电源运算放大器电路进行去耦

单电源运算放大器电路要求对输入共模电平进行偏置以处理正负摆动的交流信号,当采用电阻分压供电电源的方法来提供偏置时,必须进行足够的去耦处理,以维持PSR不变。一种常见的但是错误的做法是通过一个带有0.1 μF旁路电容的100 kΩ/100 kΩ分压电路,来向运算放大器的同相端提供 VS/2偏置,如果使用这些值,电源去耦往往显得不足,因为其极点频率仅为32 Hz。


图7 单电源同相放大器电路的正确去耦方法 Midband Gain = 1 + R2/R1

图8 单电源反相放大器电路的正确去耦方法 Midband Gain = –R2/R1

当电路工作在不稳定的环境下,图7(同相放大)和图8(反相放大)给出了如何获得最佳效果的VS/2去耦偏置电路。两种情况下,偏置功能均由同相输入端提供,反馈使反相输入端获得相同的偏置,而单位直流增益则将输出偏置为同一电压。耦合电容C1与BW3一致,滚降低频增益。如图7所示,在使用100 kΩ/100 kΩ电阻分压电路的时候,一条经验法则是,使用值至少为10 μF的C2,实现0.3 Hz时有 −3 dB的滚降特性。实际上,100 μF(0.03 Hz极点频率)的值就足以应付所有电路了。

来源:亚德诺半导体


推荐阅读


· END ·







展开↓