封装材料行业深度解析，国产材料助力先进封装新机遇

智圈l 进“智车行家光电合封CPO行业交流群”， 请加18512119620（微信同），备注公司-姓名-职位加群

后摩尔时代，先进封装成为主流技术路线发展方向

1.1 摩尔定律放缓步伐，开发先进制程成本高企

物理性能接近极限，摩尔定律放慢至3 年。根据摩尔定律，集成电路上可容纳的晶体管数量每隔 18 个月-2 年就会翻一番，即“处理器性能约在每两年增加一倍，但同时价格下降为先前一半”。 随着制造工艺的提升，集成电路的晶体管尺寸从微米级降至纳米级，集成度从几十个晶体管增加到数十亿晶体管。然而，物理尺寸缩小濒临极限带来的量子隧穿效应、原子级加工工艺等问题成为制约摩尔定律延续的重要因素，并且每代工艺之间的性能提升幅度越来越小。与历史速率相比，一个完全规模工艺节点的更新周期已经从 18 个月逐渐延长。英特尔 CEO 基辛格表示“摩尔定律”的节奏正在放缓至三年。

开发先进制程成本高企，投入产出比低。 从16nm/14nm 节点开始，集成电路设计和制造成本高速提升，根据 IBS 数据，设计一颗5nm 芯片，需要4.49 亿美元，而3nm 芯片需要 5.81 亿美元，2nm 高达7.25 亿美元。而半导体工艺技术发展带来的芯片在密度、性能和功耗方面的优化效果不再显著。

以台积电为例，其提升至 7 nm 节点时，晶体管数量提高到 1.84 倍，在相同的速度下功耗降低 30%.，而5 nm工艺在相同的功耗下，速度却只能提高 15%。同时半导体制造代工厂随着制程的提升数量越来越少，10nm 及以下节点的制造能力仅台积电、英特尔、三星等公司具备，其产能相对有限，小体量客户很难排上。

1.2 先进封装技术超越摩尔定律

超越摩尔定律，先进封装大有可为。后摩尔定律时代，集成电路有三大发展方向， More Moore（深度摩尔），More than Moore（超越摩尔）和Beyond CMOS（新器件）。More Moore 延续缩小CMOS 的整体思路，在器件结构、连接导线、高介质金属栅、架构系统等方面进行创新研发，从而延续摩尔定律，提升芯片性能。More than Moore 采用先进的封装技术将处理、模拟/射频、光电、能源、传感等使用高速接口集成在系统内，进行系统级封装以实现系统性能的提升。Beyond CMOS 则是使用CMOS 以外的新器件提升集成电路性能。

封装工艺：先进封装的起点

2.1 主要先进封装工艺介绍

Bump，RDL，TSV，Wafer 为先进封装的四要素，具备任意一个均可以被称为先进封装。 Bump 能够互联界面和缓冲应力，RDL 使XY 平面的电气延伸，TSV 让Z 轴的电气延伸，Wafer 则作为集成电路的载体以及RDL 和TSV 的介质和载体不断扩大。

为满足高密度，小型化的需求，从趋势上看，Bump 大小和间距会越来越小，直至消失。 Hybrid Bonding 技术可以在不使用Bump 的基础上直接进行键合。RDL 的线宽/线间距（L/S）也是不断缩小。Wafer 则是不断扩大，从 6 寸、8 寸直至12 寸。TSV 的纵深比提高的同时，通孔的直径与间距也在不断变小。

2.1.1 凸点（Bump）：先进封装演化的基础

凸点是指定向生长于芯片表面，与芯片直接或间接相连接的具有导电特性的凸起物。 在先进封装中，有源面上有凸点电极的芯片向下放置，直接与封装基板/基板布线层进行键合，而凸点代替传统封装中的引线，起到电互连、热传递和机械支撑的作用。

凸点技术起源于IBM 在 20 世纪60 年代开发的“可控坍塌芯片连接技术”，现仍然是面积阵列封装的关键技术，广泛应用于球栅阵列封装（BGA），芯片尺度封装（CSP）和倒装芯片封装（FCP）等中高端芯片封装领域中。

晶圆级封装是晶圆形态的芯片直接进行封装。 传统晶圆封装是将成品晶圆切割成单个芯片后进行黏合封装。晶圆级封装将保护层黏结在晶圆的底部或顶部，连接电路后，再将晶圆切成单个芯片，具有封装尺寸小、传输速度高、密度连接高、生产周期短、工艺成本低等特点。

2.5D/3D 封装中RDL 也必不可少。 在2.5D IC 集成中，RDL 将硅基板上方芯片的Bump 和基板下方的Bump 连接，实现网络的互联和重新分布。在3D IC 集成中，如果上下堆叠的不同类型芯片，则需要通过RDL 将上下层芯片的 I/O 对准，才能完成电气互联。

2.1.3 硅通孔（TSV）：2D 转向3D 封装关键技术

TSV（Through Silicon Via）在芯片和芯片之间，晶圆和晶圆之间制作垂直导通孔并填充金属等导电材料来实现芯片垂直互连，是 2.5D/3D 封装的关键工艺。 TSV技术将芯片上下层的互联路径，或者芯片正面与背面的路径长度缩短，使平面型的芯片结构拓展到垂直型的叠层结构。TSV 能降低寄生电容和电感，实现芯片间的低功耗和高速通信，增加宽带和实现封装小型化。

（3）Via-Last 是在后道工序（Back End of Line，BEOL）完成后，在晶圆的正面或背面制作 TSV。 正面后通孔的优点在于 TSV 结构的粗略特征尺寸与全局布线层的特征尺寸相当，进而简化部分集成的制造流程。但是该工艺会阻塞布线通道以及刻蚀难度较高，需要刻蚀整个电介质叠层，导致使用受限。背面后通孔省去许多背面工艺步骤，例如背面焊料凸点和金属化，从而简化工艺流程，广泛用于图像传感器和 MEMS 器件。

2.1.4 临时键合/解键合（TBDB）：超薄晶圆背面工艺的支撑

TSV 制造和多片晶圆堆叠键合需要将晶圆减薄。 晶圆减薄不会影响其电学性能，但会显著降低其机械性能。当晶圆减薄至 100μm 以下时，工艺产生的残余应力、机械强度降低和自身质量的影响，晶圆会表现出显著的柔性和脆性，容易发生翘曲、弯折或者破裂，不利于进行后续的背面制程工艺（如光刻、刻蚀、钝化、溅射、电镀、回流焊和划切工序等）。

TBDB 使用载体晶圆（硅、玻璃或蓝宝石衬底）作为临时支撑系统，通过粘合剂与晶圆暂时性地粘结在一起做后续工艺。 当后续工艺完成后，再将载体晶圆与晶圆分离。随着先进封装与3D 集成的发展，部分晶圆需要减薄至 30μm 甚至10μ m 以下，如今TBDB 技术已经成为面向大尺寸超薄晶圆的拿持与后道工艺加工处理的重要解决方案。

2.2 Chiplet（芯粒）：异质异构集成，助力集成电路发展

2.3.1 台积电

提前布局先进封装，3DFabric 系统整合技术整合资源。 台积电 2011 年便宣布进军先进封装，并展示了通过硅中介层进行子系统集成的技术框架，这一技术框架即为 CoWoS 的关键技术。由于成本因素，后续台积电推出了更具性价比的 InFO封装方案。2019 年，台积电正式宣布 3DFabric 系统整合技术，其包括 2D 和 3D前端和后端互连技术。前端的 TSMC-SoIC（集成芯片系统）用于3D 硅堆叠，后端的CoWoS 和InFO 系列先进封装技术将其加工成封装设备。

CoWoS 是采用无源转接板的2.5D 封装技术。 自2012 年起，该技术量产5 代，通过掩膜版拼接技术，第五代的无源转接板尺寸从接近 1 个光罩面积增至 3 个光罩面积（2500 mm2）。其工艺特点如下：（1）通过微凸点将多颗芯片并排键合至无源转接板晶圆上，形成芯片至晶圆（Chip on Wafer，CoW）装配体；（2）减薄晶圆背面以露出 TSV；（3）制备可控塌陷芯片连接（C4）凸点；（4）切割晶圆并将切好的晶圆倒装焊至封装基板（On Substrate，oS）上，形成最终的CoWoS 封装。

SoIC 技术可和CoWoS 或InFO 进一步集成，实现更小尺寸和更薄外形。从外观上，新集成的芯片和普通的 SoC 芯片一样，但嵌入所需的异构集成功能。

先进封装需求强劲，台积电持续扩产加码产能。 根据2023 年法人说明会，公司目前产能无法充分满足客户需求，这一状况将持续到明年。2024 年先进封装产能计划倍增但仍不满足客户需求，将持续扩产到明年。公司预计 CoWoS、3D-IC、SoIC未来几年CAGR 至少达到50%以上。

2.3.2 英特尔

英特尔的先进封装主要关注互连密度、功率效率和可扩展性三个方面。 其中， Foveros 和混合键合技术主要关注功率效率、互连密度方面，而 Co-emib 和ODI 技术则聚焦于可扩展性特点。从 Foveros 到混合键合技术，英特尔封装的凸点间距逐渐减小，使系统拥有更高的电流负载能力、更好的热性能。

为满足更高算力需求，英特尔或率先推出用于下一代先进封装的玻璃基板。 与有机基板相比，玻璃基板具有超低平面度（flatness）、更好的热稳定性和机械稳定性等独特性能，有望使互连密度和光互连集成度提高10 倍，并且实现高度的超大尺寸封装良率。英特尔发布的玻璃基板不是用玻璃取代整个基板，而是取代有机封装中类似印刷电路板的有机材料。

同时，RDL 仍然分布芯片的侧面，为各种焊盘和焊点之间提供实际的通道。英特尔的玻璃基板计划在未来几年内向市场推出，最初将被用到需要更大外形封装，如数据中心、人工智能、图形和高酸性能的市场中。

2.3.3 三星

沿着水平集成和垂直集成的方向，三星也开发出2.5D 封装技术，如 I-Cube 和 H-Cube，以及3D 封装技术X-Cube。

X-Cube 运用晶圆上芯片(CoW)、晶圆上晶圆(WoW)和硅通孔(TSV)技术，垂直堆叠组件。 垂直堆叠大幅地节省芯片上的空间，并压缩芯片之间的距离实现超高垂直互连密度和更低的寄生效应及减少整体面积。3D 集成能大幅降低大型单片芯片的良率风险来保持低成本、高带宽和低能耗等优势。 根据凸块链接方式不同，X-Cube 包括X-Cube（微凸块）和 X-Cube（无凸块）。

（1）X-Cube（微凸块）采用 25µm 的微凸块间距和40µm 的硅片厚度，将于2024年开始量产。

（2）X-Cube（无凸块）只有 4µm 的微凸块间距和更薄的 10µm 硅片厚度，将于2026 年开始量产。

封装材料：先进封装发展带来增量空间

技术迭代增加工艺环节，进一步带动材料需求。 2D 封装涉及 Bump 和 RDL 的制造，需要光刻、电镀和刻蚀等环节。2.5D 和3D 封装进一步引入TSV，而TSV 的制造需要刻蚀、沉积、电镀、抛光等环节。

受 AI 和 HPC 等因素带动，先进封装整体市场规模不断提升。 根据 Yole 数据，受 5G、AI、HPC 等因素影响，2022 年全球封装市场规模约为 950 亿美元，其中先进封装市场规模为 443 亿美元，占比47%；预计到2028 年，全球封装市场规模将达到 1433 亿美元，其中先进封装市场规模786 亿美元，占比 55%，相应CAGR为 10.03%。根据集微网，中国 2023 年先进封装产值预计 1330 亿元，约占总封装市场的 39%，仍低于全球平均水平。

根据 SEMI 发布的《2023 年年中半导体设备预测报告》中的数据，预计2023 年全球半导体设备支出将同比减少 19%至874 亿美元，主要由于宏观经济形势的挑战和半导体需求的疲软。 但是 2024 年将强劲回暖至 1000 亿美元，同比增长 14%。

虽然大陆企业起步时间较晚，目前市场份额较低，但受益于国产化巨大的市场空间、国内成本优势和产业配套需求，叠加工艺环境的增多、全球先进封装产值上升和半导体设备投资额回升，有望带动中国先进封装材料行业需求增长。

3.1 芯片载体材料：IC 载板

IC 载板又称封装基板，是芯片封装的关键材料材料，是裸芯片和外界电路之间的桥梁 。IC 载板主要两个作用，一是提供机械支撑和保护，并增强芯片的散热能力；二是为上层芯片和下层电路板进行电气及物理互联，甚至可以埋入无源，有源器件以实现一定的系统功能。

倒装芯片类封装基板成为先进封装中核心基板产品。 传统的 IC 封装采用金属引线框架作为芯片的载体，由于芯片功能增加，I/O 端口需求的增多，面阵封装形式取代传统封装形式，由此产生封装基板作为新型的载体。基板封装具有引脚数量多，封装尺寸小和优良的电学性能，包括引线键合类基板及倒装芯片类基板。

根据中半协封装分会，中低端的引线键合类基板占比封装总成本约40%~50%，而高端倒装芯片类基板的成本占比高达70%~80%。随着先进封装技术的发展，倒装芯片类基板已经取代引线键合类基板 。

海外厂商主导IC 载板生产，国产化率低。 目前全球IC 载板的供应商主要来自日本、韩国和中国台湾，市场份额高度集中，行业CR10 超过 80%。日本的揖斐电、新光电气、京瓷集团技术实力强劲，占据利润率最高的CPU 市场；韩国的三星电机、信泰和中国台湾的欣兴电子、南亚电路等公司具有产业链优势，也占有市场重要份额。

中国大陆厂商由于起步较晚，加上关键原材料及设备和工艺的差距，在产品种类和市场占有率上处于落后地位。 国际厂商以制造FC-BGA 类封装基板、 ABF 封装基板等高附加值产品为主，而内资厂则以WB-CSP/BGA 封装基板、FC-CSP 封装基板、BT 封装基板为主。根据台湾电路板协会和 Prismark 统计，2022年中国大陆市场IC 封装基板行业（含外资厂商在大陆工厂）产值为34.98 亿美元，中国 IC 封装基板企业如深南电路、兴森科技、和美精艺等产值约 5.71 亿美元，国产化率为 16.32%，占全球 IC 封装基板总产值仅有3.2%。

ABF 载板是先进封装特别是倒装技术的主流材料。 先进封装技术中，FC BGA/CSP， Fan-out on Substrate，Embedded Die，2.5D/3D 等均需用到 IC 载板，其中FC BGA为主流的先进封装技术。FC BGA 封装中主要使用 ABF 载板，并且大约一半的UHD FO 和2.5D/3D 也会用到ABF 载板。根据台湾电路板协会，2022 年ABF 载板的产值约为96.6 亿美元，占比载板产值的 54.1%。

高阶算力需求和先进封装带动 ABF 载板需求，逐渐供不应求。 AI 应用的发展催生算力需求主流，AI 服务器是异构形式的服务器，主流框架为 CPU+GPU 架构。而 Chiplet 技术能进行异质构成，将不同制程和不同性质的芯粒集合到一个芯片内，提高了I/O 数量和布线密度，对ABF 载板的层数、面积、线路密度都有更高要求，驱动 ABF 载板需求。

先进封装技术的迭代也会增加 ABF 载板需求，如CoWoS使用的高阶ABF，其面积、层数都高于FC BGA，但是良率远低于FC BGA ，导致 ABF 载板的需求有望进一步提升。根据工研院产科国际所，2024 年和 2025年 ABF 载板都将供不应求，供给缺口将达5%、8%。

上游核心原材料不足使得ABF 载板行业产能扩张受限。 目前ABF 树脂由日本味之素集团研发并垄断。2022 年全球ABF 材料产值约为 4.7 亿美元，仅味之素集团就有 96.4%的市占率。针对供给缺口，味之素集团在2022 年和2023 年共投入180亿日元进行扩产，预计 2025 年产能有望达到3750万平方米。

3.2 电镀材料：电镀液

电镀程序是先进封装中必不可少的工序。 电镀工艺是利用电流在使电解质溶液中的金属阳离子在电极表面还原并沉淀，从而形成一层薄且连续的金属或合金镀层。在先进封装中，电镀工艺广泛应用在凸点（bump）和再布线层（RDL）的制造，和硅通孔（TSV）的金属填充中。

铜互联为先进封装电镀材料的最大细分市场。 根据TECHCET 预测，2023 年全球半导体用电镀化学品市场规模约为 9.9 亿美元，2024 年将增长 5.6%至10.47 亿美元，主要成长来自于集成电路中互联层的增加、先进封装中对 RDL 和铜柱凸点的使用增加。

电镀铜工艺为最适合硅通孔填充的工艺。 硅通孔的互联需要通过通孔填充导电材料实现，主要方法有化学气相沉积法和电镀法。化学气相沉积适用于孔径在 2μm以下的通孔，但先进封装的通孔通常在 5μm 以上，从效率和成本上电镀法更具优势。此外电镀铜工艺还有沉积速率快，铜沉积层的均匀性好，与 FEOL 和 BEOL工艺兼容性好等优点。

凸点中铜柱凸点和焊料凸点需要用到电镀工艺。 铜柱凸点在芯片焊盘上电镀铜柱后，再在铜柱表面电镀可焊性镀层。焊料凸点则直接在芯片是电镀焊料层，经回流后形成焊料凸点。铜柱凸点高度一致性好、可靠性高、截距窄，是目前凸点的主流应用方向。

3.3 包封保护材料：环氧塑封料

环氧塑封料（Epoxy Molding Compound，EMC）是最主要的包封材料，占据电子封装领域97%以上市场份额。 环氧塑封料以环氧树脂为基体树脂，用高性能酚醛树脂为固化剂，加入硅微粉等填料，以及添加多种助剂加工而成的热固性化学材料。主要用于保护半导体芯片不受外界环境的影响，并提供导热、绝缘、耐湿、耐压、支撑等复合功能。根据华海诚科反馈回复，传统集成电路封装中，EMC 占比下游产品成本（不含芯片）约为 10%-25%，先进封装中，EMC 占比约为 4%-10%。

环氧塑封料属于配方型产品，随封装技术迭代和客户需求不同而改变原材料占比。 不同封装技术及应用领域对环氧塑封料的性能要求存在差异，但先进封装的技术水平与产品性能要求较传统封装更高，如先进封装要求环氧塑封料在通过JEDEC（固态技术协会）标准下的潮敏等级试验（MSL）、高低温循环试验（TCT）、高压蒸煮试验（PCT）等所有的考核后仍实现零分层、并保持良好的电性能。并且不同客户在产品的工艺性能，如固化时间、流动性、冲丝、连续成模性、气孔率、分层、翘曲等和应用性能，如可靠性、热性能、电性能等具有不同需求，环氧塑封料的配方也需要进行对应的优化或调整。

3.4 粘合材料：电子胶粘剂

电子胶粘剂是用于电子相关产品的电子元器件保护、电气连接、结构粘接和密封、热管理、电磁屏蔽等功能的胶粘剂。 在半导体封装中，电子胶粘剂可作为芯片粘接材料、导热界面材料、底部填充材料、晶圆级封装用光刻胶等，用于芯片粘接、保护、热管理、应力缓和等。

芯片粘接材料是用于芯片与芯片载体间黏接的封装材料。 在先进封装中，芯片粘结材料可用于芯片堆叠及多芯片粘结和倒装芯片粘结中，大部分传统封装的芯片粘结材料可以在先进封装中继续使用。导电胶是主要的芯片粘接材料，根据Market Insights Report 数据，2026 年全球导电胶市场规模将达到 30 亿美元。

全球导电胶生产企业主要有德国汉高、日本住友、日本三键、日本日立、陶氏杜邦、美国 3M等，从竞争格局来看，全球导电胶市场呈现较高的集中度，CR3 高达78%，其中汉高占比就高达 60%。我国导电胶产量约占全球总量的 40%左右，销售额占比约26%，但是我国导电胶行业产品主要集中在中低端领域，在部分中高端产品细分市场，国产导电胶正在逐步替代进口产品。

底部填充胶是倒装，2.5D/3D 封装的关键材料，填充在芯片和基板、芯片和芯片的缝隙中。 底部填充胶的原料以环氧树脂为主，加入球形硅微粉、固化剂、促进剂等，能缓解芯片、焊料和基板三者因热膨胀系数不匹配产生的内应力，分散芯片正面承载应力，起到提高芯片抗跌落与热循环可靠性和保护焊球的作用。

根据新思界产业研究中心统计，受益于 CSP/BGA 市场的普及率上涨，2022 年全球底部填充材料市场规模约 6.1 亿美元，同比增长8.9%。目前全球主流的底部填充胶供应商有纳美仕、昭和电工、汉高等，高端应用国产底部填充剂尚未导入。

球形硅微粉是 IC 载板、环氧塑封料、底部填充胶的主要无机填充物。IC 载板中球形硅微粉添加比例（重量比）超过 40%，赋予覆铜板较好电性能，如理想介电常数和极低介质损耗。 硅微粉是环氧塑封料最主要的填料剂，占比约为 70%-90%。硅微粉质量决定环氧塑封料的性质。中低端环氧塑封料多采用角形硅微粉，高端器件封装用的环氧塑封料多以球形硅微粉为主，其填充量最高可达 90.5%。底部填充胶中硅微粉的含量在50%~70%，塑封底部填充的含量更高，可达 80%。

3.6 光刻材料：光刻胶、PSPI 及掩膜版

光刻技术通过曝光将掩膜版上的图形转移到衬底，是一种电路图案绘制工艺。 具体工艺流程如下：先在衬底上涂覆光刻胶；然后光刻胶通过掩膜版照射到光刻胶上，被曝光的光刻胶发生化学反应；接着进行显影将曝光区域或者未曝光区域的光刻胶溶解去除；最后使用刻蚀工艺，未被光刻胶覆盖的区域被刻蚀掉，从而把掩膜版的图形转移到衬底上。随着图形线条的缩小，光刻技术向高分辨力、高深宽比、更快显影速度、完整剥离图形轮廓等方向发展。

光刻胶、PSPI 和掩膜版是主要的光刻工艺的辅材或耗材 。

随着集成电路的逻辑、功能、复杂性、集成度不断提高，封装需要的引脚数量增多，封装形式更加复杂化，需要使用光刻技术进行封装图形的大批量复刻。 光刻技术满足先进封装中线条图形的高精度要求，可用在高密度基板及中介转接层、高密度 Bumping 成型、RDL 制造、TSV 制造及晶圆级封装等先进封装中。

光刻图形的分辨力及光刻胶的厚度在微米级，结合光刻和电镀可以制造节距为数微米至数十微米的铜凸点。在RDL 制造、TSV 制造和晶圆级封装中，光刻工艺先在绝缘层上绘制图案，再根据图案使用电镀、刻蚀形成金属线路。

3.7 CMP 材料：抛光液和抛光垫

化学机械抛光(Chemical mechanical polishing，CMP)是在一定的压力及抛光液的作用下，被抛光的晶圆对抛光垫做相对运动，通过纳米磨料的机械研磨作用与化学试剂的化学作用结合，使被抛光的晶圆表面达到高度平坦化、低表面粗糙度和低缺陷的结果。 CMP 材料包括抛光液、抛光垫、调节剂、清洗剂和其他材料，其中抛光液和抛光垫占据成本主要部分，价值占比分别为 49%、33%，是CMP 工艺的核心材料。

根据硅通孔化学机械抛光对晶圆背面的和正面的不同要求，硅通孔化学机械抛光液主要分为正面阻挡层CMP 和晶圆背面CMP，分别用于硅通孔铜淀积后的正面抛光和晶圆背面硅通孔结构的铜暴露及平坦化。：

（1）阻挡层能解决衬底铜污染、铜与 SiO2 粘附性差及形成的高阻铜硅化物等问题，覆盖在通孔以外的阻挡层需要通过 CMP 去除。 CMP 去除工艺主要包括三步，首先是对晶圆进行粗抛，去除覆盖面铜Cu；然后是去除表面残余铜并停留在扩散阻挡层，初步实现表面平坦化；最后是抛光阻挡层材料，去除介质层，在停止层结束抛光过程，完成整个平面的全局平坦化。

（2）对于硅通孔的 Via-middle 技术，正面加工的 TSV 先在正面采用临时键合工艺，再在背面进行进行减薄和抛光，以实现露孔处理和互联引出。 背面处理有硅/铜晶圆背面 CMP 和铜/绝缘层晶圆背面 CMP 两种工艺抛光液可以选择。硅/铜晶圆背面 CMP 直接使用对硅和铜有相近抛光速率的抛光液进行直接研磨，对抛光液的要求较高：铜/绝缘层晶圆背面 CMP 是使用减薄工艺将铜柱显露出，然后化学气象沉积绝缘材料进行镀膜，最后进行化学机械抛光，平坦化表面铜柱。

根据智研咨询数据，2022 中国 CMP 抛光行业市场规模约为 45.45 亿元，其中抛光液市场规模 20 亿元，抛光垫市场规模 15.48 亿元。 全球 CMP 抛光液市场主要被卡博特、日立、FUJIMI、慧瞻材料等垄断，而全球抛光垫市场主要被陶氏(Dow)垄断。国内抛光液龙头安集科技是国内唯一一家能提供 12 英寸 IC 抛光液的本土供应商。抛光垫龙头鼎龙股份是国内唯一一家全制程抛光垫供应商。

3.8 临时键合材料：临时键合胶

临时键合胶是把晶圆和临时载板黏接在一起的中间层材料，是晶圆减薄的关键材料。 临时键合胶可用于需要在减薄晶圆上制造再布线层的晶圆级封装或需要在减薄晶圆上进行CMP 等TSV 相关工艺的 2.5D/3D 封装。

临时键合胶由基础黏料加入助剂混合配比形成，其材料性能由基础黏料的性质决定。 基础黏料包括热塑性树脂、热固性树脂、光刻胶等。临时键合胶需要热和化学稳定性高、黏接强度高、机械稳定性好、均一性好、操作性好等重要性能。

根据物理形态不同，临时键合胶分为蜡状物、复合胶带、和旋转涂敷黏合剂。 蜡状物键合胶是最早使用的临时键合材料，但是其复杂的解键合和清洗过程影响大规模使用。复合胶带键合胶采用双面结构，热释放层与晶圆结合，黏结层与临时载板表面结合，经加热后，可以解键合。复合胶带的工艺简单，普遍运用在超薄晶圆加工。旋转涂敷黏合剂是目前最常用的临时键合胶，其材料可以通过旋转涂敷的方法在物体表面形成图层。

根据恒州博智统计，2022 年全球临时键合胶市场销售额达到了 13 亿元，预计2029年将达到 23 亿元。 全球核心厂商包括 3M、Daxin Materials 等，行业 CR3 超过 40%。而亚太地区是全球最大的市场，占有超过 70%的市场份额。中国大陆临时键合胶行业起步时间较晚，目前实现规模化量产的企业数量较少，国内鼎龙股份、飞凯材料等公司均有涉及。

封装材料相关企业

4.1 IC 载板：

4.1.1 兴森科技

兴森科技专注于印制电路板，围绕传统 PCB 和半导体开展业务。 PCB 业务聚焦于样板、快件、批量板的研发、设计、生产、销售和表面贴装和销售的一站式服务；半导体业务包括 IC 封装基板及半导体测试板；IC 封装基板（含 CSP 封装基板和 FCBGA 封装基板）采用设计、生产、销售的经营模式，广泛应用于存储芯片、应用处理器芯片、射频芯片、传感器芯片、CPU、GPU、FPGA、ASIC 等。半导体测试板采用设计、制造、表面贴装和销售的一站式服务，涵盖晶圆测试到封装后测试的各流程，产品类型包括测试负载板、探针卡、老化板、转接板。

2023 年 Q1-3，公司实现收入 39.88 亿元，同比减少 3.93%，实现归母净利润 1.9亿元，同比减少 63.26%。根据 2023 年业绩预告，公司预计经营业绩同比下降。实现归母净利润 2.10-2.40 亿元，同比下降 54.34%-60.05%，主要系CSP 封装基板项目尚处于产能爬坡阶段，产能利用率较低及 FCBGA 封装基板项目持续推进投资扩产，2023 年尚处于客户认证、打样和试产阶段，研发、测试及认证费用投入高。

4 .1.2 深南电路

深南电路围绕电子互联领域开展印制电路板、电子装联、封装基板三项业务。 印制电路板方面，公司从事中高端印制电路板的设计、研发及制造等相关工作，产品下游应用以通信设备为核心，重点布局数据中心（含服务器）、汽车电子等领域，深耕工控、医疗等领域。公司电子装联产品按照产品形态可分为 PCBA 板级、功能性模块、整机产品/系统总装等，业务主要聚焦通信、医疗电子、汽车电子等领域。封装基板方面，公司产品包括模组类封装基板、存储类封装基板、应用处理器芯片封装基板等，应用于移动智能终端、服务器/存储等领域。

篇幅有限，未完待续。 。 。