三星DRAM，关键一战

2024-05-22

阅读数：

????如果您希望可以时常见面，欢迎标星????收藏哦~

在先进工艺陷入沼泽之后，3D DRAM成为了行业的共识。

传统的 DRAM 中，晶体管集成在一个平面上。而在3D DRAM中，晶体管堆叠成多层，从而使晶体管分散。采用3D DRAM结构可以加宽晶体管之间的间隙，减少漏电流和干扰。3D DRAM技术打破了内存技术的传统范式。这是一种新颖的存储方法，将存储单元堆叠在逻辑单元之上，从而在单位芯片面积内实现更高的容量。

此前，半导体观察曾经在文章《DRAM，加速走向3D》中，我们对3D DRAM有了广泛的报道，包括各大厂商的布局。最近，三星更是详细披露了公司的3D DRAM规划。在笔者看来，这是决定三星DRAM未来的关键一战。

VCT DRAM，16层3D DRAM

据韩媒ZDnet报道，三星电子正在努力开发作为下一代DRAM而备受关注的VCT（垂直沟道晶体管）DRAM和3D DRAM。VCT DRAM 计划于明年完成初始产品开发，3D DRAM 正在实施将单元堆叠至 16 层的计划。

三星电子副社长日前在“国际内存研讨会（IMW）2024”活动上谈到了该公司的下一代DRAM技术时表示：“超大规模人工智能和按需人工智能等产业发展需要大量的存储器处理能力”，他同时补充道：“另一方面，现有 DRAM 的微处理技术是有限的。”“随着我们越来越接近，预计单元（存储数据的单元）结构将出现新的创新。”

具有新单元结构的DRAM可大致分为“4FSquare（4F²）VCT DRAM”和“3D DRAM”。

一个 DRAM 单元由一个晶体管和一个电容器组成。晶体管是一种用于电气开关和电压放大的器件。它由源极、栅极和漏极按顺序组成，具体取决于电流流动的方向。位于漏极上方的电容器是暂时存储电荷的装置。

为了操作该单元，以棋盘形式布置向栅极端子施加电压的字线(WL)和向漏极端子施加电压的位线(BL)。

早期DRAM的单元结构是由4条位线和2条字线组成的8F正方形。然后，从80纳米DRAM开始，应用6F方形（3条位线，2条字线）。随着单元面积的减小，DRAM 集成度和性能可以提高。

为了进阶到4F Square，Cell结构必须发生重大变化。现有的DRAM具有水平排列的晶体管，但为了实现4F Square，需要VCT结构将它们垂直排列。

Lee副总裁解释说：“许多公司正在努力过渡到4F Square VCT DRAM，”他补充道，“但是，要实现这一目标，必须优先开发氧化物沟道材料和铁电体等新材料。”

垂直沟道晶体管 (VCT：vertical channel transistor) 可以是一种 FinFET，其中导电沟道被薄硅“鳍片”包裹，形成器件主体。VCT 也可以是环栅 (GAA) 晶体管，其中栅极材料从所有侧面包围导电沟道。

通常，DRAM 采用 3D 晶体管与实现 4F^2 单元设计相关，就制造成本而言，4F^2 单元设计被认为是有史以来最高效的存储单元布局之一。领先的晶圆制造工具制造商Tokyo Electron预计，采用 VCT 和 4F^2 单元设计的 DRAM 将在 2027 年至 2028 年开始出现。该公司认为，制造基于 VCT 的 DRAM；存储器制造商将不得不采用新材料来制造电容器和位线。

在分析人士看来，4F Square 设计将利用垂直堆叠将 DRAM 单元尺寸比当今标准 6F Square DRAM 单元结构减小约 30%。4F Square 除了水平更加紧凑之外，还将比其前代产品变得更加节能，但需要极高的制造精度、更好的生产材料以及进一步的研究以使其可扩展和大规模生产。

三星的 4F Square 工艺将于 2025 年进行内部发布。垂直 DRAM 堆叠（如 4F Square 和最终真正的 3D DRAM）是 DRAM 容量增加和效率创新的下一步。十多年来，业界一直致力于这个方向，但特别受到3D NAND商业和功能成功的推动，3D NAND 的原理与 NAND 闪存类似。

三星于 2013 年首次向市场推出的 3D NAND（三星称之为 V-NAND）将成为 3D DRAM 的灵感来源，但也有一个重大问题。NAND闪存是一种被动供电技术，因此它可以在断电时保存数据，就像手机即使在断电时也可以存储文件一样。

这种非易失性存储器与DRAM有很大不同，DRAM是易失性存储器，只有在通电的情况下才能保存数据。DRAM 的易失性使其比 NAND 更快、更可靠，但也使得堆叠 DRAM 层比堆叠 NAND 困难得多，因为更多的功率和数据必须能够在堆叠层上上下移动。

为此三星方面表示，三星电子也在开发3D DRAM，目标是在2030年实现商业化。3D DRAM 是一种通过垂直放置位线或字线来垂直堆叠单元的技术。除了新材料之外，DRAM中还必须引入晶圆键合（W2W）技术，即直接将晶圆与晶圆连接起来的技术。

三星副总裁表示，“目前开发3D DRAM的主要存储器公司正在研究将单元堆叠至约16层的应用可能性”，并补充道，“据我所知，美国竞争对手也在尝试8层堆叠。”

三星的关键一役

在笔者看来，对于三星而言，在3D DRAM上能否取得成功，是决定他们未来能否力挽狂澜的关键。

根据数据显示，去年第四季度，三星电子在DRAM市场上占有45.5%的份额，拉大了与第二名SK海力士和第三名美光的市场份额差距，证明了其在DRAM市场的优势。然而，正如大家平时所看到，HBM需求的猛增，让SK Hynix找到了超车的机会，这家千年老二的逆袭。

根据 TrendForce预测，整个行业到2024年，HBM将占DRAM收入的20.1%，是2023年HBM 8.4%收入份额的两倍多。其中，SK 海力士目前占据HBM 市场约 50% 的份额。SK Hynix同时还和台积电携手，在巩固其HBM市场。

由此可见，如果按照这个增长力度往下走，SK Hynix的增长，进一步威胁三星是板上钉钉的事实，这也促使了三星做出了转变。

近日，三星任命副董事长Jun Young-hyun为 DS （Device Solutions）部门新任首席执行官。即将离任的部门负责人 Kyung Kye-hyun 被任命为未来业务规划负责人。从形式上看，这是一次洗牌。因为据消息人士称，Kyung 已经辞职是为了对最近的事态发展承担责任，因为数据显示，该部门名为设备解决方案（DS）部门，去年录得 15 万亿韩元的运营亏损，是有史以来最差的业绩。

对于 DS 部门的大多数人来说，他的继任者由于时间安排而感到震惊。

相关报道指出，新任主管 Jun 在 LG 半导体开始了他的职业生涯，并于 2000 年加入三星的内存业务。他曾担任 DRAM 和 NAND 的开发主管，并负责该业务部门的战略营销。他于 2014 年成为内存业务负责人，并领导该部门直到 2017 年被调任为三星 SDI 首席执行官。今年早些时候，他被任命为未来业务规划主管。

其实在这次任命以前，三星DS部门过去一年中曾有过零星的低级高管职位改组。去年 7 月，DS 部门为三星代工任命了一位新的 DRAM 开发主管和一位新的首席技术官。仅仅过了五个月，CTO就在12月再次更换。这些任命被视为领导层对 DS 部门的警告。现在连首席执行官也换了。

按照韩媒theelec报道，引致三星这波变动，罪魁祸首可能就是HBM。

据报道，三星在 HBM2E 之前的 HBM 市场中处于领先地位。然而，它在 HBM3 领域的市场份额被 SK Hynix 夺走。根据市场追踪机构TrendForce的数据，去年SK海力士占据HBM 53%的市场份额，其次是三星，占38%。美光控制了9%。SK Hynix 的客户有 Nvidia，而三星的客户有 AMD、Amazon Web Services 和 Rebellion。

另一个原因是三星在芯片技术成熟度方面不再领先。该公司在传统存储芯片方面始终领先一代以上。这使得它能够比竞争对手先推出新产品并更快地降低成本。但这个差距也已经缩小。

例如，美光在 2021 年领先于三星推出了 10 纳米 (nm) 1a DRAM。在 1b DRAM 方面，三星与两个竞争对手持平。过去，科技巨头在技术方面领先至少一年或一年半。这导致三星去年宣布减少产量。尽管三星执行董事长李在镕此前表示该公司不会降低产量。

在代工或代工芯片生产方面，三星已被台积电锁定为亚军。TrendForce表示，第四季度台积电的市场份额为61.2%，而三星则为11.3%。

The elec指出，三星最重要的目标是通过 Nvidia 对 HBM 的质量测试。消息人士称，三星的 8 堆栈 HBM3E 尚未获得 GPU 制造商的批准。英伟达是目前最大的人工智能芯片制造商，因此三星必须确保其成为客户。一位知情人士表示，Kyung 是 NAND 专家，Jun 是 DRAM 专家，Jun 的首要任务将是提高公司的 HBM 能力。

当然，新管理层的的第二个任务是为晶圆厂争取一个大客户。三星尚未获得 7 纳米及以下节点先进节点的有意义的客户。英特尔再次加入代工市场，这家美国芯片制造商已经在与三星在该领域的合作伙伴联系。

在SK海力士有拉开之势的同时，美光也在紧随其后，大举发力。再考虑到中国国内同行的火力全开。对于三星而言，这场仗看起来不会轻松。

参考链接

https://zdnet.co.kr/view/?no=20240520112901

https://thelec.net/news/articleView.html?idxno=4848