先进封装挑战愈发严峻

来源：本文由 公众号 半导体行业观察（ID：icbank）翻译自「Semiconductor Engineering」，谢谢。

目前用于封装的缺陷检测系统已经无法应付最新的先进封装，这促使市场需要新的工具。

作为回应，一些供应商正在推出新的缺陷检测系统，用于各种先进封装，例如2.5D / 3D技术和fan-out技术。新的缺陷检测系统比以前的工具更强大，但也更昂贵。封装厂可能需要购买不同类型的工具。

所有这一切都发生在业界试图降低先进封装的整体成本之际。多年来，业界一直使用各种检测设备来定位IC封装中的缺陷。现有的缺陷检测系统适用于商用封装，也适用于目前市场上的先进封装类型，如2.5D / 3D技术、fan-out技术等。

但是最新的先进封装正在向更精细的特征迁移，拥有更多层和更多I/O。因此，缺陷变得越来越小，使用当前的检测系统很难找到缺陷。无法检测缺陷会直接影响器件的良率。 

KLA-Tencor先进营销主管Stephen Hiebert表示：“在许多情况下，适用于大尺寸的核心检测技术，例如第一代嵌入式晶圆级球栅阵列（eWLB），现在已经失效，新的检测技术正在部署。你曾经有（用于IC封装）的宏观检测（macro inspection）。现在，这些用于先进封装的工具必须能够发现微米级和亚微米级的缺陷。”

例如，嵌入式晶圆级球栅阵列（eWLB）是市场上各种fan-out封装之一。通常，fan-out是通过封装内的再分布层（RDL）中的线和空间特征来测量的。RDL由封装中布置的铜金属连线组成。线和空间是指金属迹线的宽度和它们之间的空间。

图1：再分布层（RDL）用于将连接重新布置到所需位置。 （来源：Lam Research）

随着更复杂的芯片集成到fan-out封装中，更多的具有更细连线和空间的RDL层可能会成为必须。例如，今天的fan-out的封装范围从5μm及以上连线和空间（5-5μm），到2-2μm及以下不等。

TechSearch International总裁Jan Vardaman表示：“随着公司转向下一个技术节点，凸点间距（bump pitch）变得更加精细，检测能力必须提高。随着特征（连线和空间）缩小到2μm及以下，发现缺陷变得更加困难。此外，在一些应用中，发现通孔中的碎片成为了一个问题。”

总而言之，行业需要新的缺陷检测系统，以应对最新的先进封装。这些功能在汽车等多种应用中至关重要，因为这些应用需要零缺陷。其他市场也需要这些能力。 

为了应对这些挑战，KLA-Tencor、Rudolph和其他公司最近推出了用于先进封装的新型光学缺陷检测设备，它可处理5μm及以下的RDL。此外，供应商还为裸片分拣生产阶段引入了新的红外检测工具。 

多年来，IC市场的重点一直围绕着传统的芯片微缩，在器件中加入更多功能，然后在每个工艺节点上缩小器件。封装是事后才想到的，只是把器件装起来而已。

然而最近，芯片在每个节点处的微缩都变得更加昂贵和复杂。如今，只有少数人能够负担得起在先进节点上设计芯片的费用。例如，根据IBS的数据，仅IC设计成本就从28nm平面器件的5130万美元跃升至7nm芯片的2.978亿美元。

这并不代表芯片制造商已经停止微缩。但模拟、射频和其他芯片技术并不需要先进节点，这些技术正在快速发展。联华电子市场营销高级副总裁Steven Liu表示：“我们确实预计汽车和诸如电源管理、射频和嵌入式非易失性存储器等专业技术将稳步增长。”

先进封装是其中的一部分。从世纪之交之后，行业开始寻找芯片微缩的替代方案，这便是先进封装。先进封装背后的思想是在垂直方向上集成裸片，而不是在单片裸片上微缩特征。

几十年来，先进封装一直以有限的形式在小众应用中使用。问题在于成本，因为这种技术对许多应用而言仍然过于昂贵。

随着行业朝着所谓异构集成的概念发展，先进封装仍在继续取得进展。GlobalFoundries负责封装研发和运营的副总裁David McCann表示：“在封装和测试方面，我们需要做出贡献的关键领域是异构集成。这样，无论是一个节点还是多个节点，都可以封装多个芯片，甚至可以将多个供应商导入集成封装级别。”

举一个这种趋势的例子，行业推出了2.5D技术。在2.5D中，裸片堆叠在包含硅通孔（TSV）的中介层（Interposer）的顶部，中介层充当芯片和板之间的桥梁，提供更多的I / O和带宽。

图2：带有中介层的2.5D封装中的FPGA + HBM。（来源：Xilinx）

McCann表示：“2.5D使互连密度增加了一个数量级。你要解决的是内存带宽和延迟。这就是拥有非常细的连线和空间的中介层的目的。”

例如，GlobalFoundries已经推出了2.5D / 3D技术，其TSV为5μm（直径）×55μm（深度）。达标的TSV为2µm x 20µm。

其他封装正在向更精细的特征靠拢，即fan-out。在fan-out中，裸片在晶圆上就被封装了。

图3：Fan-Out WLP （来源：Lam Research）

十多年前引入的fan-out最初的RDL尺寸很大，I/O很少。相比之下，今天的高密度fan-out拥有超过500个I/O和小于8μm的线/空间。台积电的InFO技术是最着名的fan-out技术，应用在了最新的iPhone手机中。

KLA-Tencor的Hiebert表示：“今天，我们看到了一个数量级的微缩。我们看到了2μm的RDL用于生产，1μm及以下的RDL正在开发中。”

有些fan-out封装有三到四层RDL。Hiebert表示：“业界正在努力转向更多的RDL层，更精细间距的RDL层，以及更大的封装。如果你有fan-out或多裸片fan-out，则占用空间会更大。随着封装的扩大，层数的增加和RDL的缩减，所有这些都会带来巨大的良率挑战。发现和控制缺陷至关重要。”

这就是缺陷检测所适用的地方。ASE的销售和业务开发总监Eelco Bergman表示：“随着连线和空间越来越细，挑战变得越来越艰巨。”

Bergman表示：“随着你转向更精细的RDL，尤其是多层RDL，你该如何检测质量？你需要一些监控内联性能的机制，以推动流程优化，并尽可能提高良率。 而对于其他情况，你可能至少需要一些后制造（post-fabrication）验证能力。”

这只是对于fan-out技术的挑战。2.5D/3D封装还有其他挑战。还有其他类型的封装正在开发中，例如chiplet，这可能会导致新的封装方法。

chiplet更像是一种LEGO-block类型的方法，使用互连结构将各种预先开发的硬IP块连接在一起。DARPA正率先朝这个方向努力，以降低成本和缩短上市时间，许多公司也在探索类似的选择，包括英特尔、eSilicon和高通。

Kandou Bus首席执行官Amin Shokrollahi表示：“我们的目标是将芯片的所有功能都放在更小的裸片上并增加灵活性。你可以将神经网络的不同部分分配到chiplet上，但为了灵活性，裸片的布置非常重要，空间必须非常短。”

这些chiplet封装最终的样子还不清楚，检测的挑战也不清楚。尽管如此，总体趋势与其他类型的封装一样，都是缩小距离和整体面积，以提高性能和减小功率和面积。

为了发现缺陷，封装公司使用缺陷检测、计量工具和故障分析系统。检测是发现产品缺陷的艺术，它在晶圆厂和封装厂都有使用。这不能与计量混淆，计量是指测量和表征器件的结构。

晶圆厂和封装厂使用不同的检测系统，尽管二者都在努力实现类似的目标——他们希望找到并消除器件中的致命缺陷，从而提高良率。

在晶圆厂中，芯片以纳米级测量，缺陷有时是在埃级。为此，芯片制造商不得不使用昂贵的电子束和光学晶片检测系统。

在封装中，缺陷尺寸更大，在微米或亚微米级别进行测量。封装厂使用基于光学、红外和其他技术的工具。

通常，晶圆厂和封装厂的检测要求不同。Rudolph technologies公司企业营销高级总监Tim Kryman表示：“尽管先进封装工艺的发展可能只是前端技术向后端操作的迁移，但包装过程创造出的结构和使用的材料通常不会出现在前端。因此，它们有独特的检测和测量要求，现有前端工具无法满足这些要求。”

在很大程度上，检测对于封装而言相对便宜，但在某些环节正在发生改变。Kryman表示：“这些供应商面临的挑战是不断变化的经济模式。传统上，封装被认为是低技术和低成本的。低价格和低利润率给企业带来了持续的压力，迫使他们将运营成本和资本成本降至最低水平。先进的封装工艺现在需要对传统上在前端工厂中发现的设备和技术进行投资。”

在传统的内联封装流程中，封装厂使用基于光学的高速缺陷检测系统。Camtek,、KLA-Tencor、Rudolph等公司在此市场销售系统。

较旧的检测工具适用于大多数封装类型，并将继续使用多年，但对于最新的2.5D/3D和fan-out技术而言，情况就不同了。

通常，检测工具可以发现临界尺寸三分之一到二分之一大小的缺陷。例如，有一段时间，封装厂正在开发一种10μm RDL的封装。为此，他们要使用能够检测出3μm及以上缺陷的检测系统。

但这对于最新的封装而言还不够好，这些封装的RDL在5μm及以下。因此，供应商需要可以发现2.5μm及以下，甚至亚微米级缺陷的检测工具。 

KLA-Tencor公司的Hiebert表示：“这些工艺变得越来越复杂。因此，使用检测和计量数据有更多的内联监测。而且你利用它来把良率从研发提高到大批量生产的水平。许多能够在10μm或20μm RDL运行的检测技术确实面临着达到1μm或更低水平的挑战。”

这包括最新的fan-out封装。在fan-out封装工艺中，芯片首先在晶圆厂的晶圆上加工。然后将芯片切割，并放置在一个类似晶圆的基于环氧树脂塑封料的结构上。

然后在顶部创建多层RDL堆叠。为了制造RDL，先在表面沉积一层铜种子层。然后对所需的RDL结构进行图案化和显影。

此时，结构需要进行缺陷检测步骤。如果存在缺陷问题，封装公司可以通过重新加工晶圆来解决问题。

然后，完成该步骤后，就进行剩余的RDL步骤。对每个RDL层重复这个过程。

封装生产完成后，要进行最后的缺陷检测步骤。总的来说，三到四个RDL层的fan-out封装可能需要10到15个内联检测步骤。

但是，即使进行了所有这些步骤，仍然很难发现所有的缺陷。Yole development的分析师Amandine Pizzagalli表示：“对于先进封装应用而言，存在许多缺陷挑战。”

JETET集团技术战略总监Seung Wook Yoon指出，目前的先进封装至少存在三个主要的缺陷挑战。“首先，微小或纤薄的异物/残留物可能存在于介电层中的小通孔的底部。第二，当空间狭窄且金属线高（大高宽比）时，金属线和空间（沟槽结构）处会有纤薄的金属桥接。第三，多层RDL检测对于检测更细的线宽和线间距中的异物具有挑战性。” 

反过来，这也推动了对更好的检测的需求。Rudolph公司的Kryman表示：“与前端一样，不断缩小的特征尺寸正在推动检测要求，以提高精度、灵敏度和吞吐量。RDL线的几何形状已经小于10μm，并且在缺陷灵敏度大约为印刷线和空间尺寸的50％的情况下继续缩小。凸起（Bump）尺寸、间距（pitch）和高度也在持续下降。制造商还面临着封装工艺多样性和需求快速变化的挑战。”

其中一些需求是封装本身的结果，这是目前正在开发的各种新方法背后的推动力，以限制诸如翘曲之类的问题，翘曲本身可能导致缺陷。实际上，在实际封装之前的几步就要解决这个问题。

Brewer Science高级技术研发执行总监Rama Puligadda表示：“一种选择是使用薄膜预粘合（thin film pre-bond），在塑封料（mold compound）的模板内放置芯片。结果就是没有翘曲，这是EMC（环氧树脂模塑塑封料）日益严重的问题。你也可以采取更模块化的方法来减少翘曲。”

无论如何，检测都需要识别新的和复杂的模式。“像fan-out这样的应用的金属图案往往非常复杂。与前端应用相比，我们看到了更多不规则的形状。我们看到了对角线。我们看到了本质上不是电气的其他结构。我们看到由于热或结构原因插入到金属层的结构。” 

同时，为应对这些挑战和其他挑战，KLA-Tencor、Rudolph等公司推出了新的光学缺陷检测工具，适用于5μm及以上的RDL。

供应商的最新系统使用明场（brightfield）和暗场（darkfield）技术。在明场成像中，光点直接位于样品上方。光照射到样品上，系统收集来自物体的散射光。在暗场成像中，光从一个角度照射到样品上。这两种情况都对数据进行了缺陷分析。

每个供应商还在其系统上提供不同的功能。KLA-Tencor的新型Kronos 1080系统旨在检测先进的晶圆级封装工艺步骤。它提供了灵活的基板处理，支持粘合、减薄、翘曲和切割的基板。该工具使用一种称为FlexPoint的技术，该技术将系统集中在裸片的关键区域。这是缺陷产生最大影响的地方。

与此同时，与之前的版本一样，Rudolph公司的新型Dragonfly G2平台将2D和3D检测和计量功能整合在一个平台中。但它具有更高的吞吐量和灵敏度。它可以检测小至1μm的缺陷。此外，它还增加了一种检测非视觉缺陷的技术。

在这个过程之后，封装移至最终的测试和组装，有时称为芯片电特性拣选（die sort）。这个过程对封装进行切割和检测。

这里可能会出现几个问题。今天的器件中使用的低k材料是脆弱的。在切割或其他步骤，裂缝可能出现在fan-out封装的侧面，以及存储器封装和裸片上。

KLA-Tencor 公司ICOS部门总经理Pieter Vandewalle表示：“这些材料在切割过程中更容易破损和断裂。一些新的缺陷出现了，比如这些切割裂缝，这需要新的检测方法。”

针对这一应用，KLA-Tencor公司已经通过一种基于红外技术的系统进军芯片电特性拣选市场。KLA-Tencor新推出的ICOS F160系统可进行检测和模具分拣。该工具还支持六面光学检测功能。

与此同时，Mühlbauer和其他供应商也在芯片电特性拣选领域展开竞争。

随着行业正在加速下一代封装，新的检测工具随之而来。这些系统希望可以解决良率/缺陷问题。

不过，行业必须解决成本问题。一般而言，先进封装对于许多OEM仍然太昂贵。苹果和其他一些公司例外。

这必须改变。传统的芯片微缩变得非常昂贵，许多OEM正在更加严格地看待先进封装，问题是，封装公司能否应对下一波技术的成本和良率挑战。

*点击文末阅读原文，可阅读英文原文。或登陆网站https://semiengineering.com/

*本文由 公众号 半导体行业观察（ID：icbank）原创。如需转载请加微信号：icbank_kf01，或在公众号后台回复关键词“转载”，谢谢。

今天是《半导体行业观察》为您分享的第1736期内容，欢迎关注。

摩尔精英是领先的芯片设计加速器，重构半导体基础设施，让中国没有难做的芯片。主营业务包括“芯片设计服务、供应链运营服务、人才服务、企业服务”。覆盖半导体产业链1500多家芯片设计企业和50万工程师，掌握集成电路精准大数据。目前员工200人且快速增长中，在上海、硅谷、南京、北京、深圳、西安、成都、合肥、广州等地有分支机构和员工。